数字电子技术期末测试题及答案.docxVIP

数字电子技术期末测试题及答案

数字电子技术期末测试题

考试时间：120分钟满分：100分

一、单项选择题（每题3分，共30分）

下列逻辑代数运算中，正确的是（）

A.A+A=A2B.A?A=2AC.A+1=1D.A?0=A

与非门的逻辑功能是（）

A.全1出0，有0出1B.全0出1，有1出0C.全1出1，有0出0D.全0出0，有1出1

触发器的基本特性是（）

A.只有两个稳定状态B.不能存储二进制信息C.没有记忆功能D.仅能实现组合逻辑

下列哪种电路属于组合逻辑电路（）

A.计数器B.编码器C.寄存器D.触发器

3线-8线译码器的输入变量数和输出变量数分别是（）

A.3、8B.8、3C.4、16D.16、4

JK触发器在CP脉冲作用下，若J=1、K=1，则触发器状态（）

A.置1B.置0C.保持D.翻转

十进制数25对应的8421BCD码是（）

A.11001B.C.100101D.010101

逻辑函数F=AB+CD的反函数是（）

A.F’=(A+B)(C+D)B.F’=A’B’+C’D’C.F’=(A’+B’)(C’+D’)D.F’=A’B’C’D’

555定时器构成的单稳态触发器，输出脉冲宽度取决于（）

A.电源电压B.输入信号幅度C.外接电阻和电容D.触发信号频率

模数转换器（ADC）的分辨率取决于（）

A.转换速度B.输入电压范围C.输出位数D.参考电压精度

二、填空题（每空2分，共20分）

逻辑代数中，三种基本运算包括______、和。

门电路中，TTL门的高电平典型值是______V，低电平典型值是______V。

时序逻辑电路的输出不仅取决于______，还取决于______。

4位二进制计数器的最大计数容量是______，能实现的最大十进制数是______。

组合逻辑电路消除竞争冒险的常用方法有______和______。

三、分析题（共20分）

化简逻辑函数F=AB+A’C+BC’，要求用公式法化简，并写出化简过程。（10分）

分析下图所示JK触发器构成的时序电路，已知CP为连续脉冲，触发器初始状态为Q=0，画出Q端的波形（至少画出5个CP脉冲对应的波形）。（10分）

（注：电路连接为J=1，K=Q’，CP上升沿触发）

四、设计题（共30分）

设计一个1位全加器，要求：（15分）

（1）列出真值表；

（2）写出输出逻辑表达式（不要求化简）；

（3）用与非门实现逻辑电路（画出逻辑图）。

设计一个3进制计数器，要求用JK触发器实现，写出设计步骤（包括状态转换图、驱动方程、输出方程），并画出逻辑电路图。（15分）

参考答案及解析

一、单项选择题（每题3分，共30分）

C解析：逻辑代数中，A+1=1（0-1律），A+A=A（重叠律），A?A=A，A?0=0，故选C。

A解析：与非门逻辑：先与后非，全1输入时输出0，有0输入时输出1，故选A。

A解析：触发器有0和1两个稳定状态，可存储1位二进制信息，具有记忆功能，属于时序逻辑器件，故选A。

B解析：编码器无记忆功能，输出仅取决于当前输入，属于组合逻辑电路；计数器、寄存器、触发器均为时序逻辑电路，故选B。

A解析：n线-2?线译码器，3线-8线译码器输入3位，输出8位，故选A。

D解析：JK触发器特性方程Q*=JQ’+K’Q，J=1、K=1时，Q*=Q’，即翻转，故选D。

B解析：8421BCD码每位十进制数用4位二进制表示，2→0010，5→0101，故25故选B。

C解析：反演规则：“?”变“+”，“+”变“?”，原变量变反变量，常数0变1、1变0，故F’=(A’+B’)(C’+D’)，故选C。

C解析：555单稳态触发器输出脉冲宽度T_W=1.1RC，取决于外接R和C，故选C。

C解析：ADC分辨率=输入电压范围/（2?-1），n为输出位数，位数越多分辨率越高，故选C。

二、填空题（每空2分，共20分）

与运算；或运算；非运算

3.6；0.3

当前输入；电路原有状态（或历史状