时序逻辑电路的设计方法.ppt

同步时序电路设计基础同步时序逻辑电路的设计过程就是分析的逆过程，也就是根据特定的逻辑要求，设计出能实现其逻辑功能的时序逻辑电路。设计追求的目标是使用尽可能少的触发器和逻辑门实现给定的逻辑要求。同步时序电路设计的一般步骤如下:(1)建立原始状态表。根据对时序电路的一般文字描述说明电路的输入、输出及状态的关系，进而形成状态图和状态表。由于开始得到的状态图和状态表是对逻辑问题最原始的抽象，其中可能包含多余的状态，所以称为原始状态图和原始状态表。

(2)状态化简。对原始状态表进行状态化简，消去多余的状态，求得最小化状态表。(3)状态分配(或称状态编码)。把