第3章 组合逻辑电路.pptVIP

小结能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。**第30页，共71页，星期日，2025年，2月5日比较两个1位二进制数的大小或是否相等的逻辑电路称为数值比较器，简称比较器。3.3.11位数值比较器设1＝大，0＝小，A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。3.3数值比较器**第31页，共71页，星期日，2025年，2月5日逻辑表达式逻辑图数值比较器的输入是要进行比较的两个1位二进制数，输出是比较的结果。**第32页，共71页，星期日，2025年，2月5日用文字、符号或者数码表示特定对象的过程，都可以叫做编码。在日常生活中．就经常遇到编码的问题。例如，家长给孩子取名字，开运动会给运动员编号，都是编码。不过孩子取名字用的是汉字，运动员编号用的是十进制数。3.4编码器实现编码操作的电路称为编码器。I0I1I2I3I4I5I6I7**第33页，共71页，星期日，2025年，2月5日3.4.1二进制编码器1、3位二进制编码器用n位二进制代码对2ｎ个信号进行编码的电路称为二进制编码器输入端不允许有两个或者两个以上的信号同时存在，即某一给定时刻，该编码器只能对—个输入信号进行编码，即输入信号I０～I７是一组相互排斥的变量。I0I1I2I3I4I5I6I7简化真值表**第34页，共71页，星期日，2025年，2月5日逻辑表达式逻辑图**第35页，共71页，星期日，2025年，2月5日前面讲的编码器，输入信号都是互相排斥的，不允许有两个或者两个以上的信号同时存在。2、3位二进制优先编码器而优先编码器中则不同，允许几个信号同时输入，但每一时刻输出端只给出优先级别较高的那个输入信号所对应的代码，不处理级别低的信号。**第36页，共71页，星期日，2025年，2月5日集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效**第37页，共71页，星期日，2025年，2月5日**第38页，共71页，星期日，2025年，2月5日**第39页，共71页，星期日，2025年，2月5日能将十进制数的十个数字0、1、2、3、4、5、6、7、8、9编成二进制代码的电路，叫做二—十进制编码器。其输入是０～9十个数字，输出二—十进制码，简称ＢＣＤ（Ｂinary—Coded—Decimal）码。根据2n＞N＝10，一般取n＝4。四位二进制代码共有16种组合，取其中任何十种均可表示0~9十个输入信号。3.4.2二-十进制编码器**第40页，共71页，星期日，2025年，2月5日8421BCD码编码器输入10个互斥的数码输出4位二进制代码真值表**第41页，共71页，星期日，2025年，2月5日逻辑表达式逻辑图**第42页，共71页，星期日，2025年，2月5日把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。3.5.1二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。3.5译码器**第43页，共71页，星期日，2025年，2月5日1、3位二进制译码器输入：3位二进制代码输出：8个互斥的信号**第44页，共71页，星期日，2025年，2月5日逻辑表达式逻辑图**第45页，共71页，星期日，2025年，2月5日A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、为选通控制端。当G