第6章 微机接口存储器.pptVIP

图6.18E2PROM结构示意图+VG+VD第62页，共92页，星期日，2025年，2月5日五、Flash存储器闪速存储器（FlashMemory）是一种新型的半导体存储器，由于它具有可靠的非易失性、电擦除性以及低成本，对于需要实施代码或数据更新的嵌入式应用是一种理想的存储器，而且它在固有性能和成本方面有较明显的优势。第六章存储器系统第63页，共92页，星期日，2025年，2月5日※闪速存储器可实现大规模电擦除。※闪速存储器的擦除功能可迅速清除整个器件中所有内容。※闪速存储器可以被擦除和重新编程几十万次而不会失效。第六章存储器系统第64页，共92页，星期日，2025年，2月5日特点：固有的非易失性

它不同于静态RAM，不需要备用电池来确保数据存留，也不需要磁盘作为动态RAM的后备存储器。(2)经济的高密度

Intel的1M位闪速存储器的成本按每位计要比静态RAM低一半以上。闪速存储器的成本仅比容量相同的动态RAM稍高，但却节省了辅助（磁盘）存储器的额外费用和空间。第65页，共92页，星期日，2025年，2月5日123456789101112131428272625242322212019181716156264NCA4A5A6A7A8A9A10A11A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4表6.16264的操作方式I/O1~I/O8IN写0100IN写1100OUT读0101高阻输出禁止1101高阻未选中×0××高阻未选中××1×I/O1~I/O8方式WECE1CE2OE图6.7SRAM6264引脚图第30页，共92页，星期日，2025年，2月5日DRAM的基本存储电路(存储单元)有单管和四管等结构，这里仅介绍单管存储单元的结构存储原理。二、动态随机存储器DRAM第六章存储器系统6.2随机存取存储器RAM第31页，共92页，星期日，2025年，2月5日图6.8为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。刷新放大器数据I/O线T1CS行选择信号图6.8单管DRAM基本存储元电路T2列选择

信号第32页，共92页，星期日，2025年，2月5日特点：(1)每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。(2)集成度高，功耗低。第六章存储器系统第33页，共92页，星期日，2025年，2月5日典型的动态RAM芯片一种典型的DRAM如Intel2164。2164是64K×1位的DRAM芯片，片内含有64K个存储单元，所以，需要16位地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各8条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通8位行地址并锁存。随后由列选通信号CAS选通8位列地址并锁存，16位地址可选中64K存储单元中的任何一个单元。2164芯片的引脚和内部结构示意如图6.9所示。第34页，共92页，星期日，2025年，2月5日图6.9(a)Intel2164DRAM芯片引脚图GNDDinA7A5A4A3A6DoutVCCA0A1A2NC2164116

89WERASCASA0~A7：地址输入CAS：列地址选通RAS：行地址选通WE：写允许Din：数据输入Dout：数据输出Vcc：电源GND：地第35页，共92页，星期日，2025年，2月5日图6.9(b)Intel2164DRAM内部结构框图DoutWEDinCASRASA7…A1A08位地址锁存器128×128矩阵128个读出放大器1/2列译码128个读出放大器128×128矩阵128×128矩阵128个读出放大器1/2列译码128个读出放大器128×128矩阵4选1I/O门控输出缓冲器行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器第36页，共92页，星期日，2025年，2月5日包含：(1)存储体外围电路a.地址译