verilog考试题_原创精品文档.docxVIP

verilog考试题

姓名：__________考号：__________

题号

一

二

三

四

五

总分

评分

一、单选题(共10题)

1.1.Verilog中，哪个关键字用于定义一个模块？()

A.module

B.endmodule

C.begin

D.end

2.2.在Verilog中，如何声明一个32位的寄存器？()

A.reg[31:0]reg32;

B.wire[31:0]reg32;

C.integerreg32[31:0];

D.realreg32[31:0];

3.3.Verilog中，哪个运算符用于位取反？()

A.~

B.!

C.^

D.

4.4.在Verilog中，如何定义一个输入输出端口？()

A.input/outputport;

B.portinput/output;

C.portport[31:0]port32;

D.port[31:0]port32input/output;

5.5.Verilog中，如何实现一个简单的计数器？()

A.always@(posedgeclk)if(reset)count=0;elsecount=count+1;

B.always@(posedgeclk)count=count+1;

C.always@(posedgeclk)if(reset)count=0;count=count+1;

D.always@(posedgeclk)count=count+1;if(reset)count=0;

6.6.在Verilog中，如何声明一个32位的向量？()

A.reg[31:0]vec32;

B.wire[31:0]vec32;

C.integervec32[31:0];

D.realvec32[31:0];

7.7.Verilog中，如何初始化一个寄存器？()

A.reg[31:0]reg32=32

B.wire[31:0]reg32=32

C.integerreg32[31:0]=32

D.realreg32[31:0]=32

8.8.在Verilog中，如何使用`initial`块？()

A.`initialbegin//codeend

B.`alwaysbegin//codeend

C.always@(initial)begin//codeend

D.initial@(posedgeclk)begin//codeend

9.9.Verilog中，如何定义一个时钟信号？()

A.regclk=0;

B.wireclk=0;

C.integerclk=0;

D.realclk=0;

10.10.在Verilog中，如何实现一个简单的加法器？()

A.always@(posedgeclk)if(reset)result=0;elseresult=a+b;

B.always@(posedgeclk)result=a+b;

C.always@(posedgeclk)if(reset)result=0;result=a+b;

D.always@(posedgeclk)result=a+b;if(reset)result=0;

二、多选题(共5题)

11.1.以下哪些是Verilog中常用的数据类型？()

A.reg

B.wire

C.integer

D.real

E.time

F.logic

12.2.以下哪些是Verilog中用于同步设计的语句？()

A.always@(posedgeclk)

B.always@(negedgeclk)

C.initial

D.always

E.forever

F.always_comb

13.3.以下哪些是Verilog中用于组合逻辑的语句？()

A.always@(posedgeclk)

B.always@(negedgeclk)

C.always_comb

D.always_ff

E.initial

F.always

14.4.以下哪些是Verilog中用于时序逻辑的语句？()

A.