原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
ICS548‑03
提前信息发布
低偏移时钟反相器和分频器
描述特性
ICS548‑03是一款低成本、低偏移、高性能的通用•采用16引脚窄体（150密尔）小型外形集成电路封装（SOIC）
时钟，设计用于生成一组时钟信号，包括一个输•在非锁相环模式下输入时钟高达160MHz
出时钟、一个反相输出时钟和一个二分频时钟。使•提供CLK、CLK和CLK/2的时钟输出
用我们专利的模拟锁相环（PLL）技术，该器件•在CLK、CLK和CLK/2上具有低偏移（500皮秒）
在PLL模式下工作频率范围为10兆赫至120兆•所有输出均可设为三态输出
赫，在非锁相环模式下最高可达160兆赫。•通过更改一个或两个选择引脚即可对整个芯片
断电
在需要在时钟树中保持低相位噪声的应用中，
•3.3V或5.0V工作电压
应使用非锁相环（当S3=S2=1时）模式。
该芯片不是零延迟缓冲器。许多应用可能可以
使用ICS527实现零延迟分频。
模块图
输出
CLK
时钟缓冲器
S3:S0综合
and输出CLK
分频器缓冲器
电路
输入输出
时钟输入CLK/2
缓冲器缓冲器
输出使能（所有输出）
MDS548‑031版本042700集成电路系统公司•525RaceStreet•圣何塞•CA•95126•(408)295‑9800电话•
DescriptionFeatures
TheICS548-03isalowcost,lowskew,high•Packagedin16pinnarrow(150mil)SOIC
performancegeneral-purposeclockdesignedto•Inputclockupto160MHzinthenon-PLLmode
produceasetofoneoutputclock,oneinverted
outputclock,andoneclockdivided-by-2.Using•ProvidesclockoutputsofCLK,CLK,andCLK/2
ourpatentedanalogPhase-LockedLoop(PLL)•Lowskew(500ps)onCLK,CLK,
文档评论（0）