Verilog HDL数字设计与综合(第二版) 第五章课后习题答案.docxVIP

VerilogHDL数字设计与综合(第二版)第五章课后习题答案

姓名：__________考号：__________

一、单选题(共10题)

1.1.以下哪个模块是VerilogHDL中的组合逻辑模块？()

A.always块

B.initial块

C.always组合块

D.always顺序块

2.2.在Verilog中，如何定义一个3位的二进制计数器？()

A.reg[2:0]counter;

B.wire[2:0]counter;

C.integercounter[2:0];

D.realcounter[2:0];

3.3.以下哪个语句可以用来声明一个4位的输入向量？()

A.input[3:0]vector;

B.output[3:0]vector;

C.wire[3:0]vector;

D.reg[3:0]vector;

4.4.在Verilog中，以下哪个模块是用于描述时序逻辑的？()

A.always组合块

B.always顺序块

C.initial块

D.always块

5.5.以下哪个是Verilog中用于定义时钟边沿的敏感列表？()

A.@(posedgeclk)

B.@(negedgeclk)

C.@(edgeclk)

D.@(levelclk)

6.6.在Verilog中，如何初始化一个reg类型的变量？()

A.initialregvar=0;

B.alwaysregvar=0;

C.always#10regvar=0;

D.inputregvar=0;

7.7.以下哪个是Verilog中用于表示信号上升沿的边沿触发器？()

A.rising_edge

B.falling_edge

C.both_edge

D.level_edge

8.8.以下哪个是Verilog中用于定义模块的接口？()

A.interface

B.module

C.endmodule

D.instance

9.9.在Verilog中，以下哪个是用于描述硬件结构的？()

A.initial块

B.always块

C.task块

D.generate块

10.10.以下哪个是Verilog中用于实例化模块的？()

A.instance

B.module

C.endmodule

D.generate

二、多选题(共5题)

11.1.以下哪些是VerilogHDL中always块可以包含的语句？()

A.always@(*)

B.always@(posedgeclk)

C.always@(negedgeclk)

D.always@(edgeclk)

E.always@(levelclk)

12.2.以下哪些是VerilogHDL中用于描述硬件结构的结构化块？()

A.module

B.begin

C.endmodule

D.generate

E.if

13.3.以下哪些是VerilogHDL中可以用于定义信号和变量的关键字？()

A.wire

B.reg

C.integer

D.real

E.input

F.output

14.4.在Verilog中，以下哪些是用于创建时序逻辑模块的关键字？()

A.initial

B.always

C.always_comb

D.always_ff

E.always_seq

15.5.以下哪些是VerilogHDL中用于表示逻辑运算的运算符？()

A.

B.|

C.^

D.~

E.

F.

三、填空题(共5题)

16.在Verilog中，用于描述时序逻辑的always块应该包含等待语句，等待语句的关键字是______。

17.在Verilog中，用于声明模块输入端口的关键字是______。

18.在Verilog中，用于声明模块输出端口的关键字是______。

19.在Verilog中，用于声明模块内部信号或变量的关键字是______。

20.在Verilog中，用于表示逻辑与运算的运算符是______。

四、判断题(共5题)

21.在Verilog中，initial块用于初始化模块中的信号和变量。()

A.正确B.错误

22.在Verilog中，always块只能用于描述组合逻辑。()

A.正确B.错误

23.