电容反馈放大器设计与建立时间分析.pdfVIP

加利福尼亚大学电气工程与计算机科学系

E.阿隆作业4/小型设计项目EECS240

星期四截止

除非另有说明，所有作业和项目均应使用EECS24090纳米CMOS工艺。在本次作业中，你可

以仅使型（tt）器件参数。

1.电容反馈放大器：本次作业的主体是设计一个接近完整的电容反馈放大器。你可以使用理想的电

流源、电压源和电阻来为放大器直流偏置，但信号路径中的任何电流源负载都必须实际实现。

只要你能满足设计指标，可以任何放大器拓扑结构。

你的目标是在满足以下必需的

规范ons:

1.目标闭环增益：2；2.建立时间：20ns；3.建立精度：

0.1%；4.从1MHz到100GHz的积分输出噪声：150

μV；5.输出摆幅：+/‑150mV。

请注意，输出摆幅的定义是基于满足建立精度约束的。换句话说，如果你的输出摆幅标称为+/‑150mV，那么你

的输出必须建立到+/‑150μV以内。

为了验证放大器的噪声性能，应使用HSPICE中的.noise分析。此分析要求首先执行一次.ac分

析。例如，要查找输出节点vo处的总噪声（并计算其折算到输入源vi时的值），我们可以使用

以下语句：

.acdec1001x100g.noisev(输出

节点vo)输入源videc1001x100g

除了最终的SPICE网表和清晰标注的电路图外，你还应提交描述电路设计过程中所遵循步骤的

说明（包括中间的计算过程/结果）。此外，你还应提交用于验证5项设计指标的仿真结果打印

件和曲线图。

2.建立时间：在本题中，研究如下图所示的反馈运算跨导放大器（OTA）的建立行为。你

可以假设实现反馈增益F的电路对OTA没有负载效应。此外，你可以假设OTA由一个简单的差分对

构成，其总偏置电流为Ibias，并且该差分对中的晶体管具有给定的V*。

UNIVERSITYOFCALIFORNIA

CollegeofEngineering

DepartmentofElectricalEngineeringandComputerSciences

E.Alon#4/MiniDesignProjectEECS240

DueThursday,Apr.2,2009

UsetheEECS24090nmCMOSprocessinallhomeworksandprojectsunsnoted

otherwise.Inthisyoumayusejustthetypical(tt)deviceparameters.

1.CapacitiveFeedbackAmplifier:Thebulkofthiswilldealwithdesigninganearlycomplete