主板时钟发生器ICS9248技术规格与应用预览.pdfVIP

主板时钟发生器ICS9248技术规格与应用预览.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

ICS9248‑96

Integrated

Circuit

Systems,Inc.产品初步预览

频率Ge用于赛扬和PII/IIITM的nerator和集成缓冲器

推荐应用:810/810E引脚配置

typechipset.

输出特性:

•2‑CPU@2.5V,最高可达155MHz。•9‑

SDRAM@3.3V,最高可达155MHz,包含1个自由

运行的•8‑PCICLK@3.3V•1‑IOAPIC@

2.5V,•2‑3V66MHz@3.3V,2XPCIMHz

•2‑48MHz,@3.3V固定。•1‑24/48MHz,

2

@3.3V可通过IC选择。•1‑REF@3.3V,

14.318MHz。

特性:

•支持最高157MHz频率•支持FS0‑FS3硬件设定状态位

供I22

C。•源管理:可通过IC编程进入掉电模

式。•支持扩频以控制EMI(±0.25%)。•使用外部

14.318MHz晶体

偏斜规格:

48引脚300milSSOP

•CPU‑CPU:175ps•SDRAM‑SDRAM:250ps

*Theseinputshavea120KpulluptoVDD.

•3V66‑3V66:175ps•PCI‑PCI:500ps•**60Kpull-uptoVDDonindicatedinput

CPU‑SDRAM500ps•有关组偏斜规格,请参阅组时1Thesearedoublestrength.

序关系。

功能框图功能

CIPAOICIPAOI

CPUMARDS3V66KLCICP

3SF2SF1SF

文档评论(0)

158****9376 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档