低成本低抖动高性能时钟合成器ICS548-05C特性介绍.pdfVIP

引脚分配

ICS548‑05C

X1/ICLKX2输出时钟选择表

VDDDC

MSEL输入(MHz)CLK(MHz)

VDDREFOUT

引脚13引脚1,(16)引脚9

REFENMSEL01.54424.704

GNDGND11.54437.056

02.04832.768

GNDPDCLK

12.04849.152

GNDDC

VDDCLK

16引脚TSSOP

电源下降时钟选择表

REFENPDCLK功耗降低选择模式

引脚4引脚11

00整个关闭。

01PLL和CLK输出运行，REFOUT低电平。

10REFOUT运行，PLL关闭，CLK低电平。

11全部运行。

键:0=直接连接到GND1=直接连接

到VDD

引脚描述

编号NameType描述

1X1/ICLKXI晶体连接。连接到晶体或输入时钟。

2,3,8VDDP连接到+3.3V或+5V。所有VDD必须相同。

4REFENI参考时钟使能。参见上表。连接到地以获得最佳抖动/相位噪声。

5,6,7,12GNDP连接到地。

9CLKO由输入和MSEL状态设置的时钟输出。参见上表。

10,15DC-不要连接。不要将任何东西连接到这些引脚。

11PDCLKI电源关闭时钟。参见上表。

13MSELI乘法器选择引脚。低电平时选择x16，高电平时选择x24。

14REFOUTO缓冲参考输出时钟。由REFEN控制。

16X2XO晶体连接。连接到晶体，或在使用时钟时不连接。

键：I=输入；O=输出；P=电源连接；XI，XO=晶体连接输入引脚MSEL必须直接连接到

VDD或GND。

F对于时钟输入，将输入连接到X1，并保持X2未连接（悬空）。

PinAssignment

ICS548-05C