原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
软件资格考试嵌入式系统设计师(基础知识、应用技术)合卷(中级)强化训练试题集解析
一、基础知识（共75题）
1、在嵌入式系统中，下列关于哈佛架构与冯·诺依曼架构的描述，正确的是：
A.哈佛架构采用统一的地址空间存储程序指令和数据，便于程序动态修改
B.冯·诺依曼架构通过分离的指令总线和数据总线实现并行访问，提高系统性能
C.哈佛架构中指令和数据拥有独立的存储空间和总线，可同时读取指令和数据，提高执行效率
D.冯·诺依曼架构在嵌入式系统中应用更广泛，因其硬件实现更简单且成本更低
答案：C
解析：
哈佛架构的特点是程序存储器和数据存储器物理分离，拥有独立的指令总线和数据总线，允许CPU在同一个时钟周期内同时访问指令和数据，显著提升处理效率，广泛应用于高性能嵌入式系统（如DSP、ARMCortex-M系列）。而冯·诺依曼架构采用统一的存储空间和总线，指令与数据共享同一通道，存在“冯·诺依曼瓶颈”，虽结构简单、成本低，但并行性差。选项A错误，因哈佛架构是分离存储；B错误，混淆了两种架构特征；D错误，虽然冯·诺依曼架构在通用计算机中常见，但高性能嵌入式系统更多采用哈佛或改进型哈佛架构。
2、在嵌入式系统中，若一个8位寄存器的初始值为0x8F，执行一次逻辑右移一位（LSR）操作后，其值变为：
A.0x47
B.0x4F
C.0x07
D.0x87
答案：B
解析：
初始值为0x8F，转换为二进制是：10001111。
逻辑右移一位（LSR）表示所有位向右移动一位，最高位（符号位）补0，最低位丢弃。
右移后变为：01000111，即0x47？——注意：01000111=0x47，但0x8F右移一位应是01001111？
3、在嵌入式实时系统中，对于硬实时任务的要求是（）。
A.任务必须在截止时间内完成，否则可能导致系统失效
B.任务可以在截止时间之后完成，但性能会下降
C.任务必须在一定时间范围内完成，但不要求严格截止时间
D.任务完成时间不影响系统功能
答案：A
解析：硬实时系统要求任务必须在严格的截止时间前完成，否则将导致系统失效或严重后果（如汽车刹车控制、航天器姿态调整等场景）。而软实时系统允许偶尔超出截止时间，仅影响性能但不破坏系统核心功能（如视频播放中的轻微卡顿）。选项B描述的是软实时特性，选项C、D均不符合硬实时的严格定义。
4、关于I2C通信协议，下列描述正确的是（）。
A.I2C总线为单向通信，仅支持一主多从结构
B.SDA和SCL线需要外部上拉电阻
C.I2C总线的时钟速率固定为100kHz
D.I2C支持热插拔且无需总线仲裁
答案：B
解析：I2C总线采用开漏输出结构，SDA（数据线）和SCL（时钟线）必须通过外部上拉电阻连接至电源，以确保无设备驱动时保持高电平。选项A错误：I2C为双向通信且支持多主模式；选项C错误：I2C速率可配置为标准模式（100kHz）、快速模式（400kHz）或高速模式（3.4MHz）；选项D错误：I2C需通过总线仲裁处理多主设备冲突，且热插拔需谨慎设计（如避免电压冲击）。
5、在ARMCortex-M3处理器的中断系统中，关于NVIC（嵌套向量中断控制器）的描述正确的是
A.中断优先级位数固定为8位，无法配置
B.NVIC仅支持4个中断优先级分组，且分组方式由硬件固定
C.高优先级中断可以抢占低优先级中断，实现嵌套
D.每个中断的优先级由中断向量表中固定的4字节字段决定
答案：C
解析：
选项A错误：Cortex-M3的优先级位数可由芯片厂商配置为3~8位（常见3位或4位），并非固定8位。
选项B错误：优先级分组由SCB-AIRCR寄存器的PRIGROUP字段配置，支持5种分组方式（0~4），非固定4种。
选项C正确：NVIC支持中断嵌套，高优先级（数值更小）可抢占低优先级中断，这是嵌套中断的核心机制。
选项D错误：优先级由NVIC_IPRx寄存器配置，中断向量表仅存储中断服务例程入口地址，不包含优先级字段。
6、某嵌入式系统采用CAN总线通信，若需确保在500kbps速率下，采样点位置为75%的位时间，且系统时钟为24MHz，则CAN控制器的波特率预分频值（BRP）和同步跳转宽度（SJW）的最佳配置为
A.BRP=3，SJW=1个时间量子
B.BRP=4，SJW=2个时间量子
C.BRP=3，SJW=2个时间量子
D.BRP=4，SJW=1个时间量子
答案：C
解析：
目标位时间（Tbit）=1/500kbps=2μs。
系统时钟周期（Tclk）=1/24MHz≈41.67ns。
每个位时间包含的时间量子数（NBT）需满足：2μs=NBT×Tclk×(BRP+1)。
令NBT=12（符合CAN协议的典
文档评论（0）