第6章 IO接口和总线 PPT.pptxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

第6章IO接口和总线;

I/O接口

I/O接口的功能

简单的输入输出接口芯片

I/O端口及其寻址方式

CPU与外设间的数据传送方式

总线;

I/0接口功能

■必要性

速度不匹配

信号电平不匹配

信号格式不匹配

时序不匹配

■功能

数据缓冲-锁存器、缓冲器

信号电平转换-MC1488、MC1489、MAX232、MAX233信息逻辑转换-A/D、D/A

时序控制

地址译码

中断控制;

输入输出接口芯片

数据缓冲器

74LS245(74LS244)/8286(8287)(8287输

入与输出反相,74LS244单向)

必地址锁存器74LS373/8282(8283)(8283输

入与输出反相);

I/0端口及其寻址方式

■数据端口:数据缓冲

■状态端口:状态信号准备就绪位

忙碌位

错误位

■命令端口(控制端口):存放命令和控制字;

存储器映象寻址方式

■与存储器统一编址;

■I/0端口作为存储器的一部分;

■I/0地址空间可大可小;

■I/0端口占用了存储器空间;

■无需I/0操作指令,简化指令系统;

■能用功能强的存储器指令访问I/0设备;

■必须用全译码方式形成I/0地址,译码电路复杂;

■延长了输入输出操作时间。

■寻址方式选择视CPU结构型号而定;

CPU与外设间的数据传送方式

程序控制方式中断方式

DMA方式;

■程序控制方式

无条件传送方式(同步传送方式)

■接开关(输入)

■接LED发光二极管(输出)

条件传送(查询式传送方式)

■CPU反复输入外设状态,查询外设是否准备好

■查询等待占用CPU大量时间,使CPU利用率很低;

※查询式输入方式

RD(读数据)

2

数据数据

锁存器缓冲器D7-Do

输入(8位)(8位)CS?

设备+5VIO

ReadyA15-Ao

RCS1

J几

选通信号1RD(读状态)

D触发器;

程序传送方式

※查询式输入方式

MOVBX,0;初??化地址指针

MOVCX,COUNT_1;输入字节数

READ_S1:INAL,PORT_S1;CS1,读入Ready状态

TESTAL,01H

JZREAD_S1

INAL,PORT_IN;CS2,Ready状态清0

MOV[BX],AL

INCBX

LO0PREAD_S1

DECCX

JNZREAD_S110;

D7-Do

2

选通信号

—0+5V①

BUSY;

MOVCX,COUNT_2

AL,PORT_S1;CS1,读入BUSY状态

TESTAL,02H

JNZREAD_S2

MOVAL,输出数据

OUTPORT_OUT,AL;CS2,BUSY置1,忙LO0PREAD_S2;

※当外设准备好后,外设接口便主动向CPU发

“中断请求”信号;

※CPU响应这一请求,则暂停正在执行的程序,

转去执行与外设操作有关的中断服务程序;

※在中断服务程序中完成数据的输入或输出;

※中断服务程序执行完毕,CPU返回到原来程序

的断点继续执行。;

※在存储器和外设之间建立起直接的数据传送

通路,即不经由CPU,而由专门的DMA控制器实现存储器和外设之间的操作。

※传送就不必进行保护现场等一系列额外操作,

从而减轻了CPU的负担,因此特别适合于高速度大批量数据传送的场合。

※要增设DMA控制器,硬件电路比前两种方式

更为复杂。;

AB

DB

CB

CPU

I/O

文档评论(0)

乐毅淘文斋 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8121131046000040

1亿VIP精品文档

相关文档