verilog试题_原创精品文档.docxVIP

verilog试题

姓名：__________考号：__________

题号

一

二

三

四

五

总分

评分

一、单选题(共10题)

1.在Verilog中，如何定义一个4位同步复位信号？()

A.regrst=1b0;

B.wirerst=1b0;

C.regrst=1b1;

D.wirerst=1b1;

2.以下哪个关键字用于在Verilog中声明一个输入端口？()

A.input

B.output

C.reg

D.wire

3.在Verilog中，以下哪个是正确的时钟边沿触发信号赋值方式？()

A.always@(posedgeclk)rst=1b0;

B.always@(negedgeclk)rst=1b0;

C.always@(posedgeclk)rst=1b1;

D.always@(negedgeclk)rst=1b1;

4.在Verilog中，以下哪个是正确的时序逻辑模块实例化语句？()

A.modulemymodule(inputclk,inputrst,outputregout);endmodule

B.modulemymodule(clk,rst,out);endmodule

C.modulemymodule(inputclk,inputrst,outputregout)endmodule

D.mymodulemymodule_instance(inputclk,inputrst,outputregout);

5.在Verilog中，以下哪个是正确的信号赋值操作？()

A.a=b+c;

B.a=b+c;

C.a=bc;

D.a=bc;

6.在Verilog中，以下哪个是正确的逻辑运算符？()

A.

B.|

C.

D.||

7.在Verilog中，以下哪个是正确的条件运算符？()

A.?:

B.

C.||

D.==

8.在Verilog中，以下哪个是正确的数制表示？()

A.0b1010

B.0x1010

C.0o1010

D.0d1010

9.在Verilog中，以下哪个是正确的always块触发方式？()

A.always@(changeclk)

B.always@(posedgeclkornegedgerst)

C.always@(posedgeclkandnegedgerst)

D.always@(clkorrst)

10.在Verilog中，以下哪个是正确的任务声明方式？()

A.taskmytask(inputclk,inputrst);endtask

B.taskmytask(clk,rst);endtask

C.functionmytask(inputclk,inputrst);endfunction

D.functionmytask(clk,rst);endfunction

二、多选题(共5题)

11.在Verilog中，以下哪些是用于描述硬件行为的语句？()

A.always

B.initial

C.task

D.function

12.以下哪些是Verilog中的逻辑运算符？()

A.

B.|

C.^

D.~

13.在Verilog中，以下哪些是用于描述数字信号的类型？()

A.reg

B.wire

C.integer

D.real

14.以下哪些是Verilog中的时序控制关键字？()

A.posedge

B.negedge

C.always

D.initial

15.在Verilog中，以下哪些是正确的数制表示方法？()

A.0b1010

B.0x1010

C.0o1010

D.1010

三、填空题(共5题)

16.在Verilog中，用于声明一个寄存器类型的关键字是______。

17.在Verilog中，用于表示二进制数的前缀是______。

18.在Verilog中，用于触发always块的时钟边沿关键字是______。

19.在Verilog中，用于实例化模块的语句格式是______。

20.在Verilog中，用于定义时序逻辑的always块中，敏感列表的格式是______。

四、判断题(共5题)

21.在Verilog中，reg类型的信号可以在always块内部赋值。()

A.正确