《数字电路的分析与实践》课件——数字时钟系统的设计仿真.pptxVIP

任务5.4之数字时钟电路的设计仿真;数码管;

一、各子模块初步设计

1.秒信号发生模块

秒信号发生模块采用多谐振荡电路，它的任务是振荡产生1Hz

的秒信号，提供给秒计数模块作为时钟信号。学习“脉冲信号的产生与整形”后完善此功能。

2.时分秒计数模块

秒计数和分计数都是60进制，可一并设计。

时计数是24进制。

采用十进制计数器芯片实现，推荐选用74LS90。;

一、各子模块初步设计

3.时分秒对应的译码显示模块

在选择芯片时注意译码器的输入端与计数器输出端的

匹配问题。由于74LS90输出是高电平有效的4位二进制，应选择输入同样是4位高电平有效的显示译码器，并配套相应的数码管。如可选用74LS48配共阴数码管。;

一、各子模块初步设计

4.调时调分模块

以调分模块为例，设计思路：当正常进行分钟计数时，本模块选择

秒计数十位片的Q?作为分计数个位片的时钟脉冲，送往其CK端；当需要直接调分钟，本模块选择将1Hz秒信号送往分计数个位片的CK端，使其直接1Hz(每秒)增加1,直到得到想要调整的数字，再切换到正常计数状态。由上述可知，这实际上是一种2选1的关系，因此可采用数据选择器实现。选用双4选1集成数据选择器74LS153。;

一、各子模块初步设计

5.整点报时模块

正常计时并每到整点时，分钟计数的十位片向小时计数的个

位片送进位信号。利用这一信号触发单稳态触发器，令有源蜂鸣器产生时长3s的声音提示。学习“脉冲信号的产生与整形”后完善此功能。;

秒计数和译码显示部分电路如图

所示。为U20的CKA提供1HzDCLOCK信号作为秒信号。该部分绘制完毕后，仿真运行并调试。功能正常时，两个数码管从00—59按照每秒递增的规律循环进行60进制显示。;

三、分钟计数和译码显示部分

分钟计数和译码显示部分电路与秒计数译码显示部分相同，都

是60进制计数显示。区别在于分钟计数个位片的74LS90的计数脉冲CK由U19的Q?提供。

在仿真运行调试过程中，应先用DCLOCK作为分钟计数脉冲，单

独调试这部分，功能无误情况下，再将分钟计数个位片的74LS90的计数脉冲CK端连接秒计数十位片的Q?端，测试秒计??向分钟的进位是否正常。;

四、小时计数和译码显示部分

功能描述

小时计数和译码显示部分电

路是24进制计数显示，该部分同样先进行单独调试。功能无误后，再将小时计数个位片的74LS90的计数脉冲CK端连接分钟计数十位片的Q?端，测试分钟计数向小时的进位是否正常。;

五、调时调分模块

将1Hz秒信号和秒计数十位片的Q?分别接在其

中两个数据输入端X?和X?上，输出Y送往分计数个

位片的CKA作为其时钟脉冲，用按钮开关控制74LS153的地址输入端。不需调节时，按钮开关不

按为断开，地址码是“01”,74LS153选中秒计数

十位片Q2送至分计数个位片CKA正常计数。需要调

节时，按下按钮(不松开),地址码“00”,74LS153选中1Hz秒信号送至分计数个位片CKA,使

分计数每秒加1,松开手回复正常计数。

调时模块的设计与调分模块相同。;

六、各模块的连接

正常计时情况下：将秒计数模块中十位片74LS90的Q?送至分钟计数模

块个位片74LS90的CKA作为分钟计数的时钟信号。同理，分钟计数模块中十位片74LS90的Q?送至小时计数模块个位片的CK作为小时计数的时钟信号。连接后进行计时进位功能测试。

测试无误后，再修改连接，接入调时调分模块，进行系统联合调试。;

七、系统电路图及联调;

时序逻辑电路是数字电路中的一大类型，它的特点是具有记忆功能，任一时刻的

输出不仅与输入各变量的状态组合有关，还与电路原来的输出状态有关。时序电路采用触发器作为基本组成单元，分为同步时序电路和异步时序电路。

时序逻辑电路的一般分析步骤是：列驱动方程、输出方程、状态方程；列出状态

转换表(真值表);画出时序图或状态转换图；写出逻辑功能。时序逻辑电路的一般设计步骤是：逻辑抽象；状态化简；状态分配；选定触发器类型，求出输出方程，状态方程(次态方程)和驱动方程；画出逻辑电路图；检查设计的逻辑电路是否具有自启动能力。;

寄存器是用于存放二进制代码的时序逻辑电路，有数码寄存和移位存器之分。寄

存器可用来锁存数据、进行并行/串行转换、数据移位、构成环形计数器和序列脉冲发生器。

计数器是用以统计输入时钟脉冲CP个数的时序逻辑电路。计数器不仅可以用来

计数，也可以用来作脉冲信号的分频、程序控制、逻辑控制等。有同步计数器

和异步计数器之分。常用计数器IC有二进制、十进制等。通过它们的清零、置