《数字电路与逻辑设计》_第4章.pptxVIP

4.1时序逻辑电路的结构和特点

所有的组合逻辑电路都有一个共同的特点：电路任一时

刻的输出仅取决于当时电路的输入，与电路以前的输入和状态无关。

在时序逻辑电路中，电路的输出不仅取决于当时电路的输入，还与以前电路的输入和状态有关，也就是说，时序逻辑电路具有记忆功能。;

时序逻辑电路的结构框图如图4-1所示。从图中可以看

出，一个时序逻辑电路通常由组合逻辑电路和存储电路两部分组成。其中，存储电路由触发器构成，是必不可少的。图

中的X;(i=1,..,m)是电路的输入信号；Y;(i=1,…,k)是

电路的输出信号；W;(i=1,…,p)是存储电路的输入信号(亦称驱动信号或激励信号);Q;(i=1,.….,r)是存储电路的输出信号(亦称时序电路的状态信号)。;

组合逻辑电路Y

存储电路

W

P;

其中，式(4.1.1)称为输出方程；式(4.1.2)称为驱动方程或激

励方程；式(4.1.3)称为状态方程；Qni称为第i个触发器的现态；Qn+1;称为第i个触发器的次态。;

按照存储电路中触发器状态变化的特点，时序逻辑电路

分为同步时序逻辑电路和异步时序逻辑电路。在同步时序逻辑电路中，所有触发器都受同一时钟信号控制，触发器的状态变化是同步进行的。在异步时序逻辑电路中，并非所有触发器都受同一时钟信号控制，因此触发器的状态变化不是同步的。

按照电路输出信号的特点，时序逻辑电路分为Mealy型电路和Moore型电路两种。在Mealy型电路中，输出不仅取决于电路的状态，还与电路的输入有关。在Moore型电路中，输出仅仅取决于电路的状态，与电路的输入无关。;

4.2触发器

在分析触发器的状态变化时，将外加信号变化之前触发

器的状态称为现态，用Qn表示；将外加信号变化之后触发器的状态称为次态，用Qn+1表示。触发器的Q输出端为0时称为0状态，为1时称为1状态。;

4.2.1触发器的电路结构和动作特点

1.基本RS触发器

图4-2(a)所示是一个由两个与非门构成的基本RS触发器电路，图4-2(b)所示是它的逻辑符号。图中，与非门G?

的输出连接到与非门G?的输入端，与非门G?的输出又连接到与非门G?的输入端，形成交叉反馈，这是触发器的一个特点。R和S是触发器的输入端，反号表示低电平有效。Q和Q是触发器的两个互补输出端。触发器正常工作时，Q和Q的值总是相反的。;

Q

G?

R

(a)

(a)电路图；(b)逻辑符号;

工作原理分析：

(1)当S=0、R=0时。

(2当S=0,R=1时。

(3)当S=1,R=0时。

(4)当S=1,R=1时。

以上分析结果可用表4-1表示，表中反映了触发器的次态和输入信号以及现态之间的关系，称为触发器的特性表(或功能表)。表中的×表示约束。;

0

0

0

0

1

1

1

1;

上述方程描述了基本RS触发器的次态和输入信号以及

现态之间的逻辑关系，称为基本RS触发器的特性方程。;

基本触发器的动作特点：在基本RS触发器电路中，由

于不存在控制信号，且输入信号是直接加到与非门G?和G?的输入端的，因此S或R发生变化，都可能导致触发器的输出状态跟着发生变化。这一特性称为直接控制，S称为直接置位端，R称为直接复位端。

图4-3所示的时序图反映了由与非门构成的基本RS触发器在接收不同的输入信号时状态的变化情况。;

R

S

Q无法预先确定

Q无法预先确定

图4-3由与非门构成的基本RS触发器的时序图;

除了与非门之外，也可以使用或非门构造RS触发器。

图4-4(a)所示为由两个或非门构成的基本RS触发器电路，

图4-4(b)所示为其逻辑符号。图4-4和图4-2所示的电路具有相同的逻辑功能和动作特点，不同之处在于：当R和S端同时有信号时，触发器的Q和Q端同时为0,而不是同时为1。;

QQQQ

G?≥1≥1G?SR

R