《数字电路的分析与实践》课件——4.3主从和边沿触发器的认知与应用.pptxVIP

任务4.3主从和边沿触发器

的认知与应用;

主从触发器

边沿触发器;

一、主从触发器

概念

主从触发器由两个电位触发方式的时钟控制触发器级联而成，

分别称为主触发器和从触发器。主触发器的输出是从触发器的输入，分别受互补的时钟脉冲控制，CP=1时，主触发器先接受信号，CP下降沿到来时，从触发器根据主触发器状态而改变。;

它是由两个同步RS触发器和一个非

门构成。其中，门G?~Gg构成主触发器，门G?~G?构成从触发器。CP信号直接加到

主触发器，同时经过非门后加到从触发

器，使两触发器分别工作在不同的时刻;

1.主从RS触发器

①当CP=1时，CP=0从触发器被封锁，保持原状态不变。主触发器工作，接收R和S端的输入信号。

②CP下降沿到达时，从触发器根据主触发器的状态翻转，所以每个CP周期，输出状态只可能改变一次。;

2.主从JK触发器

主从RS触发器虽然克服了空翻

现象，但它的R、S之间仍然存在约束条件，有禁用状态。对主从RS触发器稍作改进，在主从RS触发器的电路结构中再增加两根连线，将Q引入到门G?的输入，◎引入到门G?的输入。就得到主从JK触发器。;

Q

R=KQ”=QR

Gis(i?C4G?

分两步：CPQ#+1=J.Q2+K·Q

第一步CP=1时，主触发器接收信号，从触发器保持；

第二步CP下降沿到达，从触发器按主触发器状态翻转。Q=0时，只允许J=1的信号进入主触发器

Q=1时，只允许K=1的信号进入主触发器;

二、边沿触发器

概念

边沿触发器是主从触发器的改进形式，它只在时钟脉冲CP的

上升沿或下降沿时刻接收输入信号，而在CP=1或CP=0的期间，输入信号的变化对触发器的状态无影响，电路状态保持前一时刻状态不变。提高了触发器的可靠性和抗干扰能力，更没有空翻现象。

其中，利用CP上升沿触发的称为正边沿触发器；利用CP下降沿触发的称为负边沿触发器。;

Q

C1

J、K为信号输入端;

(1)CP=0时，触发器状态不变。

(2)CP由0变1时，触发器状???不变。

(3)CP由1变0时，触发器状态变化。;

特性方程

Q1+1=JQ+KQ(cCP下降沿有效)

Q+1=Q”(CP非下降沿的其他时刻);

2.边沿D触发器

边沿D触发器又称维持阻塞触发器，它是利用逻辑电路内部

的维持、阻塞线所产生的维持状态和阻塞干扰作用来进行触发的，有较强的抗干扰能力。;

二、边沿触发器

2.边沿D触发器

已知D和CP波形，触发器是上升沿触发方式，仅在CP的上升

沿时刻接收信息并锁存于内部。所以D触发器的新状态仅取决于CP上升沿前瞬时的D信号。

CP

D

边沿D触发器Q时序图;

主触发器的输出是从触发器的输入，分别受互补的时钟脉冲控制，CP=1时，主触

发器先接受信号，CP下降沿到来时，从触发器根据主触发器状态而改变。

边沿触发器——边沿触发(时刻)

边沿JK触发器的功能——保持、置0、置1、翻转

边沿D触发器——置0、置1;

谢谢大家!