《数字电路与逻辑设计》_数电13-数字系统设计-优化2024.pptxVIP

并行结构

流水结构

如何评价电路

组合电路优化

时序电路优化

数字系统设计优化;

数据处理结构

·并行结构

所有数据量均以寄存器存储方式呈现，所有运算和控制都有各自单独电路来实现。

·数据可以同时进行读写

·数据运算和控制采用专用独立电路;

moduleCONV(RST,CLK,X,Y);

inputRST,CLK;

inputsigned[7:0]X;

outputregsigned[14:0]Y;

parametersignedh0=-4d3,h1=4d3,h2=4d7,

h3=4d2,h4=-4d1;

regsigned[7:0]R[0:4];

integeri;

always@(posedgeCLKorposedgeRST)

if(RST)begin

Y=15d0;

for(i=0;i=4;i=i+1)

R[i]=8d0;

end

elsebegin

Y=h0*R[0]+h1*R[1]+h2*R[2]+h3*R[3]+h4*R[4];

for(i=4;i=1;i=i-1) ;

·采用周期为4.6ns的时钟仿真时结果出错

·通过内部门电路的分析才能得到最大处理时长，也就决定了最小周期。;

·流水结构

·计算电路中的乘和加运算多级级联导致一次计算需要较大的时长，在此运算期间不允许再输入新数据。

·如果数据更新周期小于处理时长，那么如何设计电路才能尽可能满足需

要?RST—

R

X

CPCPCPCPCP

CLK—;

CP

QS2

0;

·Wenowknowhowtobuilddigitalcircuits

-Howcanwebuildbettercircuits?

·Letsconsidertwoimportantdesigncriteria

-Delay-thetimefrominputschangingtonew

-Size-thenumberoftransistors

-Forquickestimation,assume

·Everygatehasdelayof“1gate-delay”

·Everygateinputrequires2transistors

·Ignoreinverters

16transistors4transistors

1gate-delay;

·Tradeoff

-Improvessome,butworsensother,criteriaofinterest

TransformingG1toG2

representsatradeoff:Some

criteriabetter,othersworse.;

·Weobviouslypreferoptimizations,butoftenmustaccepttradeoffs

-Youcantbuildacarthatisthemostcomfortable,andhasthebest

fuelefficiency,andisthefastest-youhavetogiveupsomethingto

gainotherthings.;

CombinationalLogicOptimizationandTradeoffs

·Two-levelsizeoptimizationusingExamplealgebraicmethods

-Goal:circuitwithonlytwolevels(ORedF=xy(z+z)+xy(z+z)ANDgates),withminimumtransistorsF=xy*1+xy*1

·Thoughtransistorsgett