《嵌入式系统原理与应用》_嵌入式课程第2章.pptxVIP

01;

CPU组成

/01;

CPU包含控制器和运算器

控制器是命令发布的决策

机构和源头，协调和指挥整个计算机系统的操作

运算器是数据处理部件，

接受控制器的命令而进行算数运算和逻辑运算;

CPU的主要寄存器

●程序计数器PC:指向要执行的下一条指令的地址

●指令寄存器IR:用来保存当前正在执行的指令编码

●数据缓冲寄存器DR:用来暂时存放数据

●数据地址寄存器AR:用来保存当前CPU所访问的数据存储器单元的地址

●通用寄存器GR:暂存运算器需要的源操作数和结果操作数

●状态字寄存器PSW:用来保存处理器的运行状态;

CPU的基本功能

●指令控制：指令控制是指指令执行的次序

●操作控制：指令执行时确保执行部件按照指令的要求完成指令执行。

●时间控制：指令执行时确保指令各个操作及整个执行过程在规定时限内

完成。

●数据处理：CPU完成数据的算术或逻辑运算，有时也称为数据加工。;

CPU性能量化

/02;

CPU性能公式

CPU时间=程序的CPU时钟周期数×时钟周期=

CPU时间=IC×CPI×CCT

时钟周期时间(ClockCycleTime,CCT)

程序执行所需要的指令数(InstructionCount,IC);

CPU性能公式

【例2-1】比较下面两种CPU执行某程序的性能优劣。

假设CPU1执行该程序需要5百万条指令，指令的平均CPI为1.2,

时钟频率为1GHz;CPU2执行该程序需要3百万条指令，指令的平均CPI为3.0,时钟频率为0.5GHz。

根据CPU性能公式2-1,可以知道两种CPU的程序执行时间如下：

CPU1的时间T1=5×106×1.2×10-9=6ms;

CPU2的时间T2=3×106×3.0×2×10-9=18ms;

因为T2T1,故CPU1的性能更好。;

CPU性能公式

【例2-2】比较下面两种浮动指令优化方案的性能优劣。

假设某CPU的浮点指令的使用频率为0.2,浮点指令的平均CPI为10;其它指令的使用频率为0.8,其它指令的平均CPI为1.2。

方案1:把所有浮点指令的平均CPI降到8;

方案2:把浮点指令FSQRT的CPI降到2,其中FSQRT占浮点指令使用频率的0.2。;

CPU性能公式

在知道每类指令的使用频率和CPI后，式2-1可以改写为：

CPU时间=

根据题意，两种方案在改进??程中，指令集未发生变化，则完成任务所需要

的指令数IC不会发生变化；同时，也没有提到时钟频率发生变化，即CCT也不会变化。因此，根据CPU性能公式2-2,可以计算两种改进方案的CPU时间，如下：

方案1的时间T1=(0.2×1C×8+0.8×1C×1.2)×CCT=11.2×IC×CCT;

方案2的时间T2=(0.2×0.2×IC×2+0.8×0.2×IC×10+0.8×IC×1.2)×CCT=11.28×IC×CCT。

因为T2T1,故方案1的性能更好。;

CPU性能公式的暗示

CCT主要取决于芯片加工工艺及CPU硬件结构，CPI主要取决于CPU

硬件结构及指令集架构(ISA),IC则主要取决于ISA和编译技术

【例2-3】比较表2-1所示的基于RISC和CISC的CPU性能优劣。

表2-1RISC和CISC的运算速度;

CPU性能公式的暗示

取表2-1数据的均值，根据公式2-1,可以计算得到RISC和CISC的CPU性能如下(设完成相同任务需要CISCCPU需要的指令数为IC):

CISC的CPU性能=IC×8.5×19=161.5×ICns

RISC的CPU性能=1.35×IC×1.25*6=10.125×ICns

RISC相对CISC的性能加速比=161.5×1C/(10.125×1C)≈16倍。

可见，RISCCPU的性能远高于CISCCPU的性能。实际上，由表2-

1数据可以看出，完成相同的任务，CISC需要的IC少于RISC,这是CISC的优势，但在CPI和CCT上，CISC都处于劣势。尤其是平均CPI,如果都取均值，CISC的CPI为8.5,RISC的CPI为1.25,RISC领先6.8倍。;

流水线技术

103;

流水线概念

【例2-4】假设某产品的生产需要4道工序，该产品生产车间以前只有1个

工人，只有1套生产该产品的机器。该工人工作8小时，可以生产120件产品(即每4分钟生产1件)。现车间主任希望将该产品的日产量提高到480件，那么他如何能够实现其目标呢?

方案一：再聘请3名工人，同时再购买3套生产该产品的