CN120264840A 含有多层钛氮化物扩散屏障的半导体器件以及其制造方法 （桑迪士克科技有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN120264840A(43)申请公布日2025.07.04

(21)申请号202510325142.3

(22)申请日2017.11.17

(30)优先权数据

62/463,2912017.02.24US

15/617,4992017.06.08US

(62)分案原申请数据

201780003018.92017.11.17

(71)申请人桑迪士克科技有限责任公司地址美国得克萨斯州

(72)发明人天野文贵石川宪辅井上慎也佐野道明

(74)专利代理机构北京市柳沈律师事务所

11105

专利代理师邱军

(51)Int.CI.

H10D64/62(2025.01)

H01L23/532(2006.01)

H10D64/01(2025.01)

H10B43/27(2023.01)

H10B43/50(2023.01)

H10B41/27(2023.01)

H10B41/50(2023.01)

H01L21/768(2006.01)

权利要求书2页说明书19页附图26页

(54)发明名称

含有多层钛氮化物扩散屏障的半导体器件以及其制造方法

(57)摘要

CN120264840A半导体器件包含硅表面(1402)、接触硅表面的钛硅化物层(1404)、位于钛硅化物层之上的第一钛氮化物层(1406)、接触第一钛氮化物层的钛氮氧化物层(1512)、接触钛氮氧化物层的第二钛

CN120264840A

1402-

1402-

CN120264840A权利要求书1/2页

2

1.一种半导体器件，包括：

硅表面；

接触所述硅表面的钛硅化物层；

位于所述钛硅化物层之上的第一钛氮化物层；

接触所述第一钛氮化物层的钛氮氧化物层；

接触所述钛氮氧化物层的第二钛氮化物层；以及

位于所述第二钛氮化物层之上的金属填充层。

2.如权利要求1所述的器件，其中所述半导体器件包括晶体管，所述硅表面包括所述晶体管的源极区域或漏极区域，并且所述金属填充层包括钨源电极或漏电极。

3.一种三维存储器器件，包括：

如权利要求1所述的半导体器件，所述半导体器件位于基板上；

绝缘层和导电层的交替堆叠体，所述交替堆叠体位于所述基板之上；

存储器堆叠体结构，所述存储器堆叠体结构延伸穿过所述交替堆叠体，其中所述存储器堆叠体结构中的每一个包括存储器膜、与所述存储器膜的内侧壁接触的垂直半导体沟道，以及与所述垂直半导体沟道的内侧壁接触的电介质芯；

电介质材料部分，所述电介质材料部分在所述半导体器件上面，并且包含位于包含所述存储器堆叠体结构的顶表面的水平平面处或位于包含所述存储器堆叠体结构的顶表面的水平平面的上方的顶表面；以及

接触通孔结构，所述接触通孔结构延伸穿过所述电介质材料部分且接触所述半导体器件，并且包括金属衬垫堆叠体和所述金属填充层，所述金属衬垫堆叠体包括所述第一钛氮化物层、所述钛氮氧化物层和所述第二钛氮化物层。

4.如权利要求1所述的器件，还包括钛层和位于所述钛硅化物层和所述钛氮氧化物层之间的第三钛氮化物层，其中所述钛层位于所述第一钛氮化物层和所述第三钛氮化物层之

间。

5.如权利要求1所述的器件，其中所述钛氮氧化物层位于所述第一钛氮化物层的晶粒边界中的裂缝中。

6.如权利要求1所述的器件，其中所述第一钛氮化物层的厚度是1到10nm。

7.如权利要求6所述的器件，其中所述第一钛氮化物层的厚度是2到3nm,所述第二钛氮化物层的厚度是5到100nm。

8.如权利要求1所述的器件，其中所述钛硅化物层包括C54相钛硅化物层。

9.如权利要求1所述的器件，其中所述钛硅化物层包括混合的C54相和C49相钛硅化物层。

10.一种制造半导体器件的方法，包括：

形成接触硅表面的钛硅化物层；

形成位于所述钛硅化物层之上的第一钛氮化物层；

进行钛硅化物结晶退火，以结晶所述钛硅化物层；

在所述进行钛硅化物结晶退火的步骤之后，在所述第一钛氮化物层之上形成第二钛氮化物层；以及

在所述第二钛氮化物层之上形成金属填充层。

CN120264840A权利要求书2/2页

3

11.如权利要求10所述的方法，其中所述半导体器件包括晶体管，所述硅表