大连理工大学《数字电子技术》2017-2018学年期末试卷.docxVIP

大连理工大学2017-2018学年第一学期

《数字电子技术》期末试题(A)

适用班级：

注意事项：1.在试卷的标封处填写院(系)、专业、班级、姓名和准考证号。

2.考试时间共100分钟。

3.本试卷需A4演草纸(1)张。

题号

一

二

三

四

五

合计

合分人签字

分数

20

20

11

19

30

100

得分

得分

一、填空题。(本题共20个空，每空1分，共20分)

1.-22的补码是。

2.十进制34转换为8421BCD码为。

3.(1011110?转换为十六进制可得。

4.74HCT系列门电路的输入输出电压分别为：VIL(max)=0.8V,VIH(min)=2.0V,Voc(max)=0.1V,Voн(min)=4.9V,则其输入高电平噪声容限为。

5.OD门被称作门，可将多个OD门的输出端直接接在一起，可以实现功能，且OD门的输出端与电源之间需要加。

6.存储容量为4K×8位的RAM存储器，其地址线为条。

7.锁存器是对脉冲敏感的存储电路，触发器是对脉冲敏感的存储电路。

8.JK触发器的特性方程为。

9.RAM被称作存储器，RAM内所存数据断电后。

10.L=ACA+B的对偶式为。

11.TTL与非门的多余输入端悬空时，相当于输入电平。

12.时序逻辑电路按时钟信号是否统一可分为和两大类。

13.若由JK触发器连接成T触发器的方法是。

14.两二进制数相加时，不考虑低位的进位信号是加法器。

15.将2004个“1”异或起来得到的结果是。

《数字电子技术》试卷A 第1页 共5页

得分

二、单项选择题。各小题给出的4个答案中，只有一个是正确的，请选择正确答案的标号。(本题共10个小题，每小题2分，共20分)

1.若某逻辑门的参数如下：Ioh=Iol=4mA，I淮=0.02mA，IIL=0.4mA，则其扇出数为()

A.200 B.50 C.20 D.10

2.属于组合逻辑电路的部件是()

A.编码器 B.寄存器 C.触发器 D.计数器

3.单稳态触发器的工作过程为：()

A.暂态→稳态→暂态 B.稳态→暂稳态→稳态

C.第一暂态→第二暂态 D.第一暂稳态→第二暂稳态

4.指出下列电路中能够把串行数据变成并行数据的电路应该是()

A.JK触发器 B.3/8线译码器

C.移位寄存器 D.十进制计数器

5.下列说法不正确的是()

A.三态门输出端有可能出现三种状态(高阻态、高电平、低电平)

B.实现两个一位二进制数相加的电路叫全加器

C.多个OD门输出端连接在一起，接上拉电阻，在逻辑上可以实现线与运算

D.异步时序电路的响应速度要比同步时序电路的响应速度慢

6.要将方波脉冲的周期扩展10倍，可采用()

A.10级施密特触发器 B.10位二进制计数器

C.十进制计数器 D.10位D/A转换器

7.引起组合逻辑电路中竞争与冒险的原因是()

A.逻辑关系错误 B.干扰信号 C.电路延迟 D.电源不稳定

8.N个触发器可以构成最大计数长度(进制数)为()的计数器。

A.N B.2N C.N2 D.2N

9.函数F(A,B,C)=AB+BC+AC的最小项表达式为()。

A.F(A,B,C)=∑m(0,2,4) B.F(A,B,C)=∑m(3,5,6,7)

C.F(A,B,C)=∑m(0,2,3,4) D.F(A,B,C)=∑m(2,4,6,7)

10.试判断图示组合电路，在C=0时的逻辑功能为()

A.同或门

B.与门

C.与非门

D.或非门

《数字电子技术》试卷A第2页共5页

得分

三、逻辑化简题(本题共2小题，共11分)

1.用代数法化简函数表达式：(5分)

L=AD+AD+AB+

2.用卡诺图化简函数表达式：(6分)

FAB