湖南大学《数字电子技术》2018-2019学年期末试卷.docxVIP

提醒：请诚信应考，考试违规将带来严重后果！ 2019-6

湖南大学课程考试试卷教务处填写：年

教务处填写：

年月日考试用

课程名称：数字电子技术基础；课程编码：EC04016；

试卷编号:A;考试形式:闭卷;考试时间:120分钟。湖南大学课程考试试卷

湖南大学课程考试试卷

题号

一

二

三

四

总分

应得分

20

30

30

20

100

实得分

评卷人

(请在答题纸内作答)…单种

单种

一.()基础题(本题20分)

1.甲乙2人做填空题3X7=()。甲填15，乙填25。在什么情况下两个答案都是正确的?装订线(题目不得超过此线)

装订线(题目不得超过此线)

2.常见的ADC典型电路有哪些?特点分别是什么?

3.如何表示存储器的容量?如何实现存储器字数的扩展?

4.化简 Y(A,B,C,D)=∑m(0,4,15)+∑d(5,6,7,8)湖南大学教务处

湖南大学教务处

第1页(共4页)

二.()分析题(本题30分)

1.某电路功能表如下。简要分析指出该电路功能，并说明输入、输出的有效电平。

INPUTS

OUTPUTS

1

2

3

4

5

6

7

8

9

D

c

B

A

H

H

H

H

H

H

H

H

H

H

H

H

H

x

x

X

x

x

X

x

X

L

L

H

H

L

x

X

x

X

X

x

X

L

H

L

H

H

H

X

X

x

x

x

x

L

H

H

H

L

L

L

X

x

X

X

X

L

H

H

H

H

L

L

H

X

x

X

X

L

H

H

H

H

H

L

H

L

x

x

x

L

H

H

H

H

H

H

L

H

H

x

x

L

H

H

H

H

H

H

H

H

L

L

x

L

H

H

H

H

H

H

H

H

H

L

H

L

H

H

H

H

H

H

H

H

H

H

H

L

X:DontCare

2.用555定时器构成的电路如下。简要分析电路，并指出其功能。已知输出电压波形OutputVoltage如图，画对应的电容C电压CapacitorVoltage波形示意图(不必计算)。

三.()设计题(本题30分)

1.某逻辑电路检测到序列110110时输出1，试画出其状态图。湖南大学课程考试试卷

湖南大学课程考试试卷

2.使用74LVC161计数器设计一个序列信号发生器，使之在CLK时钟信号作用下能周期性地输出“0010110111”的序列信号。

74LVC161逻辑功能表装订线(题目不得超过此线)

装订线(题目不得超过此线)

输

输出

清零

预置

使能

时钟

预置数据输入

计数

粪化

CR

PE

CEP CET

CP

3

L

?

? ?

?

?

L L L L

L

H

L

? ?

↑

d? d? d? d?

d?d?d?d?

#

H

H

L ?

?

?

保持

#

H

H

? L

?

? ? ?

保持

L

H

H

H H

↑

? ? ? ?

计数

#

预置数据输入d3d2d1d

#表示只有当CET为高电平且状态为HHHH时输出为高电平，其余为低电平。湖南大学教务处

湖南大学教务处

第3页(共4页)

四()综合题(本题20分)

1.已知逻辑函数F如下，试用二输入与非门实现函数F。写出必要步骤，画逻辑图。

F=AB+BC+AC

2.某电路设计如下。解释该电路逻辑部分的工作原理及意义。

第4页(共4页)