《基于FPGA的现代数字电路设计》_第7章.pptVIP

图7.116分频电路仿真图返回图7.2三分频电路仿真图返回图7.3同步整形电路仿真图返回图7.4独立式按键电路结构返回图7.5矩阵键盘式按键的电路结构返回图7.6按键扫描模块的仿真结果返回图7.8数码管结构返回图7.10动态显示接线图返回7.1分频电路设计7.1.1偶数分频电路偶数倍分频是最简单的一种分频方式，是通过计数器计数实现的，有多种实现方法。最常用的方法是，如要进行N倍偶数分频，由待分频的时钟触发计数器计数，当计数器从0计数到N/2?1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数，以此循环下去。这种方法可以实现任意的偶数分频。给出使用VerilogHDL语言描述的16分频电路，下一页返回7.1分频电路设计

代码如下上一页下一页返回7.1分频电路设计

继续上一页下一页返回7.1分频电路设计

上面程序的仿真结果如图7.1所示，从中可以看出，在复位信号rst为高的情况下，一个clk_out的周期内有16个clk_in信号，说明clk_out的频率是clk_in的1/16，也就是在计数到3b111时开始翻转，从而达到了16分频的目的。上一页下一页返回7.1分频电路设计

7.1.2奇数分频电路奇数倍分频有多种实现方