Quartus II结合Modeim进行仿真配置步骤.pdfVIP

1.启动QuartusII6.0，在D:\exam下新建工程count。

2.执行Project菜单下的Add/RemoveFilesinProject...命令，将D:\exam下的count.v文件加

到工程中来。

3.执行Assignments菜单下的Device...命令，启动器件设置对话框。如果所用的实验板为

MC570，则选中EPM570T100C5器件；如果是MC240实验板，则选中EPM240T100C5器件。

4.点击对话框上的“DevicePinOptions...”按钮，在随后弹出的对话框上，进入UnusedPins

页，将Reserveallunusedpins设为Asinputtri‑stated，点击“确定”按钮。

1.启动QuartusII6.0，在D:\exam下新建工程count。

2.执行Project菜单下的Add/RemoveFilesinProject...命令，将D:\exam下的count.v文件

加到工程中来。

3.执行Assignments菜单下的Device...命令，启动器件设置对话框。如果所用的实验板为MC570则选

中EPM570T100C5器件，如果是MC240实验板，则选中EPM240T100C5器件。

4.点击对话框上的“DevicePinOptions...”按钮，在随后弹出的对话框上，进入UnusedPins页，

将Reserveallunusedpins设为Asinputtri-stated，点击“确定”按钮。

5.在左侧的Category窗口里，展开EDAToolSettings组，选中Simulation项，对话框的左侧将

弹出有关于Simulation的设置项。在Toolname一栏，选择ModelSim；Formatforoutput

netlist一栏，选择Verilog；Timescale一栏，选择1ns。点击“OK”按钮。

6.在Assignments菜单下，点击Pins命令。在PinPlanner中，按下图所示，分配管脚。

5.在左侧的Category窗口里，展开EDAToolSetings组，选中Simulation项，对话框的左侧将弹

出有关于Simulation的设置项。在Toolname一栏，选择ModelSim；Formatforoutputnetlist

一栏，选择Verilog；Timescale一栏，选择1ns。点击“OK”按钮。

6.在Assignments菜单下，点击Pins命令。在PinPlanner中，按下图所示，分配管脚。

7.在ProjectNavigator窗口中，将页面切换到文件管理页（中间的），选中DeviceDesign

Files组中的count.v文件，点击右键，在弹出菜单中点击SetasTop‑levelEntity命令，将该文件

设为顶层设计文件。在Processing菜单下，点击StartCompilation命令，待编译完成后，退出

QuartusII6.0。将D:\exam\simulation\modelsim下的count_v.sdo文件复制到D:\exam下。

8.启动ModelSim6.0SE软件，在File菜单下，点击Close命令，关闭当前的Project。

9.在Compile菜单下，点击Compile...命令。在随后弹出的对话框中，将“查找范围”设在

C:\altera\quartus60\eda\sim_lib文件下，选中该文件夹下的220model.v、220model.vhd、

220model_87.vhd、220pack.vhd、altera_mf.v、altera_mf.vhd、altera_mf_87.vhd、

altera_mf_components.vhd、altera_primitives.v、altera_primitives_components.vhd等文

件，点击“Compile”按钮，开始编译，忽略报错。待编译完成后，再次点击“Compile”按钮，重

新编译一遍。

7.在ProjectNavigator窗口中，将页面切换到文件管理页（中间的），选中DeviceDesignFiles组

中的count.v文件，点击右键，在弹出菜单中点击SetasTop-levelEntity命令，将该文件设为

顶层设计文件。在Processing菜单下，点击