作业2.14-2.18解答：内存访问与时序分析.pdfVIP

作业2.14‑2.18解答

练习

2.14

a.RCD均为5。此外，我们获取的数据量是图

这种情况类似于图中给出的场景，但t和CL

中两。此需要5+5+4×2=18个333MHz时钟周期，或18×(1/333MHz)=54.

的倍因

0ns。b.对已打开的进行需要5+4=9个333MHz时钟周期，即27.0ns。在

激活的情况下，这需要14个时钟周期，即42.0ns。包括上的未命中处理时间20ns，

这使得两个时间为42+20=61ns和27.0+20=47ns。包括上的时间，激活需要

61/47=1.30或30%更长。

2.16将以8×3GHz/2.0CPI的速度每秒执行=12亿条指令。这将产生每秒12×0.

00667=80百万次二级缓存未命中。以长度为8计算，这将是80×32B=2560MB/秒。

如果内存带宽有时是这个值的两倍，那么将是5120MB/秒。从图2.14可知，这刚刚在

DDR2‑667DIMM的带宽范围内，因此仅需一个内存通道即可满足需求。

2.18

a.在策略1下，预充电延迟Trp=5×(1/333

MHz)=15ns激活延迟Trcd=5×(1/333MHz)=15

ns列选择延迟Tcas=4×(1/333MHz)=12ns行缓

冲区命中时的时间

行缓冲区未命中时的时间

在策略2中，时间=Trcd+Tcas+Tddr。如果A是总次数，那么当策略1的净

时间等于策略2的总时间时，转折点就会出现。即，

r=100×(15)/(15+15)=50%

如果r小于50%，则为了获得最佳性能，我们需要主动关闭页面；否则，我们可以保持页

面打开。

b关闭页面的主要好处是将预充电延迟Trp隐藏在关键路径之外。如果是连续进行的，.

则法

无实现这一点。这个新的约束不会影响

2.14-2.18Solutions

Exercises

2.14

a.Thisissimilartothescenariogiveninthefigure,buttRCDandCLareboth5.Inaddition,we

arefetchingtwotimesthedatainthefigure.Thusitrequires5+5+4×2=18cycofa

333MHzclock,or18×(1/333MHz)=54.0ns.

b.Thereadtoanopenbankrequires5+4=9cycofa333MHzclock,or27.0ns.Inthecaseof

abankactivate,thisis14cyc,or42.0ns.Including20nsformissprocessingonchip,this

makesthetwo42+20=61nsand27.0+20=47ns.Includingtimeonchip,thebankactivate

takes61/47=1.30or30%longer.

2.16

Thecoreswillbeexecuting8cores×3GHz/2.0CPI=12billioninstructionspersecond.Thiswill

generate12×0.00667=80millionlevel-2missespersecond.Withtheburstlengthof8,this

wouldbe80×32B=2560MB/sec.Ifthememorybandwidthiss