基于FP信号测频器设计与实现.pdfVIP

基于FPGA的信号测频器说明文档

一、设计要求

利用FPGA设计一个信号测频器，要求:

（1）测量脉冲信号；

（2）频率测量1-10MHz以及占空比10%-99%精确到1%；

（3）将测出频率和占空比显示在LCD1602上；

二、设计方案

FPGA设计主要分为三个大模块来设计：1.被测信号产生模块；2.被测信号检测模块；3.数字

显示模块。设计框图如图1所示。

被测信号产被测信号检数字显示

LCD1602

生模块测模块模块

FPGA

图1基于FPGA的信号测频器设计框图

1.被测信号产生模块

该模块主要是用来产生被测信号，可以在模块中设置被测信号的频率和占空比。采用的方法

是对系统时钟进行计数分频产生被测信号。这部分也采用了一个PLL，输出一个100MHz的

时钟作为检测模块的采样时钟。该部分涉及的模块：signal_gen模块和PLL模块