CN109087946B 一种沟槽栅mos控制晶闸管及其制作方法 （电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(45)授权

(10)授权公告号CN109087946B公告日2021.03.16

(21)申请号201810977983.2

(22)申请日2018.08.27

(65)同一申请的已公布的文献号申请公布号CN109087946A

(43)申请公布日2018.12.25

(73)专利权人电子科技大学

地址611731四川省成都市高新西区西源

大道2006号

(72)发明人陈万军左慧玲刘超夏云邓操高吴昊

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

代理人孙一峰

(51)Int.CI.

HO1L29/745(2006.01)

HO1L29/06(2006.01)

HO1L21/331(2006.01)

(56)对比文件

US5324966A,1994.06.28

CN101478002A,2009.07.08

CN1144975A,1997.03.12

CN103956381A,2014.07.30

US2009008674A1,2009.01.08

审查员杨福华

权利要求书1页说明书4页附图18页

(54)发明名称

一种沟槽栅MOS控制晶闸管及其制作方法

(57)摘要

CN109087946B本发明属于功率半导体器件技术领域，一种沟槽栅MOS控制晶闸管(Trench-MCT),其元胞结构包括自下而上依次层叠的阳极(1)、P+阳极区(2)、N型缓冲层(3)和漂移区(4);所述漂移区(4)上层两侧有沟槽栅和P基区(5),所述P基区(5)上层有N-区(11)、N--区(10)、N+区(6)和P+区(12),P+区(12)和N+区(6)共同引出阴极(9)。相比于常规栅控晶闸管，本发明可在栅极零偏压时实现耐压，简化了栅极驱动电路。相比于沟槽栅IGBT,本发明的导通电阻更小，且没有饱和电流的限制，使得本发明的器件在脉冲应用下具有更大的峰值电流Ipeak和更大的电流上升率di/dt

CN109087946B

1Anode

CN109087946B权利要求书1/1页

2

1.一种沟槽栅MOS控制晶闸管的制作方法，其特征在于，包括以下步骤：

第一步：选取合适电阻率的硅片做衬底，即N型漂移区(4),在N型漂移区(4)上表面一侧刻蚀沟槽；

第二步：在沟槽中通过热氧化生长形成栅氧化层(7);

第三步：在沟槽中的栅氧化层(7)上填充多晶硅，形成栅电极(8);

第四步：在器件上表面生长预氧氧化层，注入P型杂质，利用多晶硅栅极的自对准工艺，在N型漂移区(4)上层形成P基区(5);

第五步：在N型漂移区(4)上层注入N型杂质，利用多晶硅栅极的自对准工艺，在P基区

(5)上层形成N-区(11);

第六步：在N型漂移区(4)上层注入P型杂质，利用多晶硅栅极的自对准工艺和P区的掩模版，注入的P型杂质浓度低于上一步骤中注入的N型杂质浓度，通过杂质补偿作用之后，形成N--区(10),N--区(10)与N-区(11)并列设置且N--区(10)与栅氧化层(7)接触；

第七步：采用离子注入工艺，注入高浓度的P型杂质，在N--区(10)正上方形成浅结高掺杂的P+区(12);

第八步：在N型漂移区(4)上层注入N型杂质，利用多晶硅栅极的自对准工艺和N区的掩模版，在N-区(11)正上方形成浅结高掺杂的N+区(6);

第九步：刻蚀掉器件上表面的预氧氧化层，在器件上表面淀积金属，形成阴极(9),阴极(9)的底部与N+区(6)和P+区(12)接触；

第十步：在器件上表面淀积钝化层；对N型半导体漂移区(4)的下表面进行减薄、抛光处理，预氧氧化层，注入N型杂质并推结，在N型半导体漂移区(4)下次形成N+缓冲层(3);

第十一步：在上一步的基础上，再注入P型杂质并激活，在N+缓冲层(3)下层形成浅结高掺杂的P+阳极区(2);

第十二步：背金，去掉预氧氧化层，在下表面淀积金属，形成阳极(1)。

CN109087946B说明书1/4页

3

一种沟槽栅MOS控制晶闸管及其制作方法

技术领域

[0001]本发明属