集成电路第13章 组合数字电路_13.3 译码器和编码器.pptVIP

***************第13章组合逻辑电路2010.03二进制译码器也称为最小项译码器,N中取一译码器,n线/N线译码器,n二进制码的位数,N=2n。,例如三位二进制译码器,也称为3线/8线译码器,八中取一译码器。2变量二进制码译码器的逻辑图如图13.3.1所示，该逻辑图由三部分构成，译码器部分、输入缓冲部分和使能控制部分。该电路的逻辑符号如图13.3.2所示。13.3.1二进制译码器图13.3.12线/4线译码器图13.3.274LS139逻辑符号第13章组合逻辑电路2010.0313.3.1.1译码部分当时，允许译码根据逻辑图可以写成译码逻辑式当B1=0、B0=0、时，，，输出低电平有效，余类推。第13章组合逻辑电路2010.03输入缓冲部分见图13.3.1中右下方有4个非门，通过这4个非门可以获得两个输入变量的原变量和反变量。这样译码门的输入端就可以接到相应非门的输出端，而不必接到译码器的输入端。13.3.1.2输入缓冲部分图13.3.12线/4线译码器这样就可以减少输入变量的扇出数，即减少信号源的电流数。所以输入缓冲电路的作用是减少信号源的负担。第13章组合逻辑电路2010.03图中使能输入端反相器的输入端有一个“○”，而不是在输出端，“○”画在输入端便于认定低电平有效。从逻辑关系上看经过反相，变为高电平，经过反相器缓冲，加到译码门的输入端，高电平对与非门不能够起封锁作用，可正常译码。同时也有缓冲作用。13.3.1.3使能部分当时，4个译码门使能控制端为低电平，对与非译码门有控制作用，此时不管输入[B1B0]处于00、01、10、11中何种状态，全部输出为“1”，禁止译码。第13章组合逻辑电路2010.0313.3.1.4真值表和逻辑符号表13.474LS139真值表真值表中，当EN=1时，全部输出为“1”，禁止译码。译码器真值表对应二进制输入变量，输出部分每一行每一列只有一个“0”。因为输出低电平有效，所以输出逻辑变量用Y表示，在逻辑符号边框外有“?”，代表输出低电平有效。输入变量边框线内的0、1表示B1、B0位数的高低。使能端边框线外有“?”，表示低电平使能，没有则表示高电平使能。第13章组合逻辑电路2010.0313.3.1.53线/8线二进制译码器图13.3.3所示的是3线/8线二进制译码器74LS138的逻辑符号，它真值表见表13.5。逻辑符号中的BIN/OCT是二进制/八进制之意。图13.3.374LS138逻辑符号根据上述对逻辑符号的约定，我们先脱离?138的真值表对其逻辑功能进行分析，图中输出变量有8个，代表了3位二进制码对应的8个输出变量，低电平有效，与边框线内部的0～7一一对应。输入变量按B2、B1、B0从高位到低位排列。第13章组合逻辑电路