同步与全电路设计及信号交互问题探讨.pdfVIP

7.1同步电路设计

7.1.1基本概念：

1.同步电路：所有的受时钟控制的单元，都接在同一个时钟上。

2.怎么完成百万门之间的时钟同步呢？

采用时钟树综合（CTS）来生成百万门的时钟同步。

3.时钟树工具主要干什么？

参数提取--延迟计算--时序分析--布局--布线（常用的是H树）

7.1.2同步电路的时序收敛问题：满足触发器的建立和保持时间。

7.1.3同步电路的优缺点

1.优点：

a.同步设计中，EDA工具了强有力的支持，保证了电路的时序收敛，有效避免了电

路设计的竞争和现象（STA针对单时钟电路）

b.由于触发器只在时钟边沿才改变取值，所有很大程度减少了毛刺和噪声。

2.缺点：

a.时钟偏斜，抖动：可能会造成亚稳态，解决办法：CTS但是电路规模越大，CTS加入

的延迟单元就越多，造成面积和功耗的疯涨。

b.功耗大

7.2全异步电路设计

异步电路：数据传输可以随时发生，没有一个全局的或者局部的控制时钟。

7.2.1原理

1.自定时方法（自同步方法）

因为异步时钟不像同步时钟有强大的工具支持，所以设计了一种自定时的方法，就

是在触发器的地方加上握制来传输数据，在输入和输出的端口进行反馈。避免

了异步电路里因为数据不同时导致的竞争和。

2.握手协议

握手协议是自定时方法实现的啊！目前有两个协议，二相位握手和四相位握

手，二相位效率高，但容易造成死锁，稳定性差，所以一般用四相位。

7.2.2优缺点

1.优点：

各模块间独立性强，特性突出；对信号的延迟不敏感；没有时钟偏斜；有潜在的高

性能特性；好的电磁兼容性；低功耗的特性（同步时钟，必须满足最大负荷要求，

有时钟浪费）

2.缺点：设计复杂，缺少工具支持。目前还只能进行小规模的手工布局布线的设计。

7.3异步信号与同步电路交互的问题及解决办法（跨时钟域的问题）

7.3.1亚稳态：因为触发器的建立时间不足，导致输出信号没办法在一个规定的时间到达确

定的电平的情况。

7.3.1解决办法：

1.当系统工作频率不高的时候，可以采用两级触发器级联，当频率太高时可以采用

多级互连，但是代价是信号交互变慢

2.异步时钟域控制信号的同步（单比特的）：

a.快时钟同步到慢时钟下的异步控制信号

这个情况下，快的无论怎么样都可以读到慢的的数据，但是有可能读了多

次，这就不符合功能要求了，这个时候，一般是在输出端加上逻辑，保证

同步的控制信号，有效时间为一个周期就可以了。

b.慢时钟同步到快时钟下的异步控制信号

主要就是怕读不到信号（多级触发器的这个就失效了）：

1.采用握制解决（两个思路：一个就是常规的加反馈就可以了，另一

个是停时钟，当信号出现，停快时钟，然后让慢的）

3.异步时钟域的数据的同步（多位哦）

1.握制：通常用在快时钟采样比它慢很多时钟域下的数据。

2.异步FIFO：有详细的介绍

7.4SOC设计中的时钟策略

1.亚稳态不可避免，同步化只能将其控制在较小的区域里

2.尽可能使用同步设计，因为这样EDA工具就能发挥很大的作用

3.同步电路的时刻需要注意：噪声问题、时