CN1719598A 多重闸极电荷捕捉非挥发性记忆体的制作方法 （旺宏电子股份有限公司）.docxVIP

[19]中华人民共和国国家知识产权局

[12]发明专利申请公开说明书

[21]申请号200510075239.6

[51]Int.Cl.

HO1L21/8247(2006.01)HO1L21/82342006.01)HO1L21/336(2006.01)HO1L21/28(2006.01)

[43]公开日2006年1月11日[11]公开号CN1719598A

[22]申请日2005.6.7

[21]申请号200510075239.6

[30]优先权

[32]2004.7.6[33]US[31]60/585,657

[32]2004.7.6[33]US[31]60/585,658

[32]2005.3.21[33]US[31]11/085,444

[71]申请人旺宏电子股份有限公司地址中国台湾

[72]发明人叶致锴

[74]专利代理机构北京中原华和知识产权代理有限

责任公司

代理人寿宁张华辉

权利要求书3页说明书27页附图27页

[54]发明名称

多重闸极电荷捕捉非挥发性记忆体的制作方法

[57]摘要

本发明是有关于一种多重闸极记忆胞的制作方法，此多重闸极记忆胞包括一半导体主体与多数个串联排列的闸极。形成多数个第一闸极，这些第一闸极间隔一闸极宽度。于闸极的侧壁上形成介电层。将第一闸极之间填满，以形成多数个第二闸极。在多数个闸极中全部或一些闸极的每一个下方形成电荷储存结构。形成电路系统以传导源极偏压与汲极偏压至位于多数个闸极中全部或一些闸极的每一个下方的半导体主体，包括形成传导闸极偏压至多数个闸极的电路系统。多重闸极记忆胞包括一连续的多重闸极通道区，此多重闸极通道区位于闸极列中的多数个闸极下方。在一些或全部的闸极之间，此多重闸极记忆胞具有电荷储存区。

Vb

200510075239.6权利要求书第1/3页

2

1、一种集成电路记忆体元件的制作方法，其特征在于其包括以下步骤：提供一半导体主体，该半导体主体具有一第一导电型；

5于该半导体主体上形成一电荷储存结构；

于该电荷储存结构上沉积一第一闸极导体层；

图案化该第一闸极导体层以定义该电荷储存结构上多数个第一闸极，该些第一闸极以一间隙串联排列于连续一多重闸极通道区上，该多重闸极通道区位于该半导体主体中一第一电极区域与一第二电极区域之间；

10于该些第一闸极至少多数个侧壁上形成一绝缘层；以及

于该绝缘层上沉积一第二闸极导体层，包括在该些第一闸极之间，并且以该绝缘层隔离该些第一闸极；于该半导体主体上定义多数个第二闸极，该些第一闸极与该些第二闸极串联排列于连续该多重闸极通道区上，以形成多重闸极记忆胞，其中该多重闸极通道区位于该半导体主体中该第一

15电极区域与该第二电极区域之间。

2、根据权利要求1所述的集成电路记忆体元件的制作方法，其特征在于其更包括在该半导体主体中该第一电极区域与该第二电极区域中植入一掺杂物，以建立具有一第二导电型一接点。

3、根据权利要求1所述的集成电路记忆体元件的制作方法，其特征在

20于其更包括移除位于该第一电极区域与该第二电极区域上该电荷储存结构，并于该半导体主体中该第一电极区域与该第二电极区域中植入一掺杂物，以建立具有一第二导电型一接点。

4、根据权利要求1所述的集成电路记忆体元件的制作方法，其特征在于其更包括在沉积该第二闸极导体层前，移除该些第一闸极之间该间隙中

25该电荷储存结构。

5、根据权利要求1所述的集成电路记忆体元件的制作方法，其特征在于其更包括在形成该绝缘层前，移除该些第一闸极之间该间隙中该电荷储存结构。

6、根据权利要求1所述的集成电路记忆体元件的制作方法，其特征在

30于其中形成该电荷储存结构方法包括先于该半导体主体上形成一底介电层，然后再于该底介电层上形成一电荷捕捉层，之后，于该电荷捕捉层上形成一顶介电层。

7、根据权利要求1所述的集成电路记忆体元件的制作方法，其特征在于其中形成该电荷储存结构方法包括先于该半导体主体上形成一底介电

35层，其中该底介电层材质包括二氧化硅或氮氧化硅，然后再于该底介电层上形成一电荷捕捉层，其中该电荷捕捉层材质包括氮化硅或氮氧化硅，之

200