集成电路工程师考试试卷及答案.docVIP

集成电路工程师考试试卷及答案

填空题（共10题，每题1分）

1.MOS管中，______型管导通时源漏之间形成N型导电沟道。

答案：NMOS

2.12英寸晶圆直径等于______毫米。

答案：300

3.主流逻辑综合EDA工具是______（举1例）。

答案：SynopsysDesignCompiler

4.工艺节点衡量单位是______（如7nm）。

答案：纳米（nm）

5.深紫外（DUV）光刻光源波长为______纳米。

答案：193

6.引脚位于底部的高密度封装是______。

答案：BGA

7.STA主要分析建立时间和______时间。

答案：保持

8.通过激励波形检查输出的验证方法是______验证。

答案：动态

9.集成电路功耗分为动态和______功耗。

答案：静态

10.IP核按层次分为硬核、固核和______核。

答案：软

单项选择题（共10题，每题2分）

1.NMOS导通条件是（）

A.栅极电压源极电压+阈值电压

B.栅极电压源极电压+阈值电压

C.源极电压栅极电压+阈值电压

D.源极电压栅极电压-阈值电压

答案：A

2.CMOS反相器噪声容限取决于（）

A.电源电压

B.阈值电压

C.负载电容

D.沟道长度

答案：B

3.版图设计EDA工具是（）

A.SynopsysVCS

B.CadenceVirtuoso

C.MentorQuesta

D.SynopsysSpyGlass

答案：B

4.工艺节点缩小的核心驱动力是（）

A.降低功耗

B.提高集成度

C.增加引脚数

D.简化制造

答案：B

5.光刻公式R=kλ/NA中，NA代表（）

A.数值孔径

B.波长

C.工艺因子

D.分辨率

答案：A

6.适合高频应用的封装是（）

A.QFP

B.BGA

C.CSP

D.TO-220

答案：C

7.静态功耗主要来源是（）

A.开关功耗

B.短路功耗

C.漏电流

D.电容充电

答案：C

8.STA不分析的是（）

A.建立时间违规

B.保持时间违规

C.时钟skew

D.功能错误

答案：D

9.可配置IP核是（）

A.硬核

B.固核

C.软核

D.以上都不是

答案：B

10.ESD防护原理是（）

A.增加串联电阻

B.提供泄放路径

C.提高电源电压

D.降低时钟频率

答案：B

多项选择题（共10题，每题2分）

1.IC设计流程阶段包括（）

A.需求分析

B.RTL设计

C.逻辑综合

D.版图设计

答案：ABCD

2.CMOS工艺关键步骤（）

A.晶圆制备

B.光刻

C.刻蚀

D.离子注入

答案：ABCD

3.动态功耗组成（）

A.开关功耗

B.短路功耗

C.漏电流

D.时钟树功耗

答案：ABD

4.IC验证方法（）

A.动态仿真

B.静态分析

C.形式验证

D.原型验证

答案：ABCD

5.IP核复用优势（）

A.缩短周期

B.降低成本

C.提高可靠性

D.增加灵活性

答案：ABCD

6.封装技术类型（）

A.通孔封装

B.表面贴装

C.CSP

D.SiP

答案：ABCD

7.时序违规类型（）

A.建立时间违规

B.保持时间违规

C.时钟skew过大

D.时钟周期不满足

答案：ABCD

8.ESD防护结构（）

A.二极管

B.三极管

C.电阻

D.电容

答案：AB

9.DFM要点（）

A.最小线宽控制

B.间距规则

C.对齐精度

D.测试点设置

答案：ABCD

10.低功耗技术（）

A.多电压域

B.时钟门控

C.电源门控

D.DVFS

答案：ABCD

判断题（共10题，每题2分）

1.PMOS阈值电压为正值。（）

答案：错

2.CMOS反相器稳态功耗为0。（）

答案：对

3.工艺节点越小，速度越快。（）

答案：对

4.STA需要测试向量。（）

答案：错

5.软核IP可修改设计。（）

答案：对

6.光刻分辨率与波长成反比。（）

答案：对

7.BGA引脚数比QFP少。（）

答案：错

8.静态功耗仅来自漏电流。（）

答案：错

9.DFM只关注制造阶段。（）

答案：错

10.ESD防护仅需输入引脚。（）

答案：错

简答题（共4题，每题5分）

1.简述CMOS反相器工作原理。

答案：由NMOS和PMOS互补组成，VDD接PMOS源极，GND接NMOS源极，栅极连输入IN，漏极连输出OUT。IN为高时，PMOS截止、NMOS导通，OUT拉低至GND；IN为低时，PMOS导通、NMOS截止，OUT拉高至VDD。稳态两管均截止，无静态电流，功耗极低。

2.IC设计流程主要阶段？

答案：①需求分析：明确功能/性能指标；②RTL设计：用Verilog/VHDL实现逻辑；③逻辑综合：转换为门级网表，满足约束；④版图设计：映射到物理版图，检查DRC/LVS；⑤签核验证：时序、功耗、DFT验证，确保可制造。

3.什么是STA？主要分析内容？