CN102969222A 与cmos工艺兼容的硅纳米线器件的制作方法 （上海华力微电子有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN102969222A

(43)申请公布日2013.03.13

(21)申请号201110257393.0

(22)申请日2011.09.01

(71)申请人上海华力微电子有限公司

地址201203上海市浦东新区张江高科技园

区高斯路497号

(72)发明人曹永峰

(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237

代理人陆花

(51)Int.CI.

HO1LHO1L

21/02(2006.01)21/336(2006.01)

权利要求书1页说明书4页附图5页

(54)发明名称

与CMOS工艺兼容的硅纳米线器件的制作方法

(57)摘要

CN102969222A本发明涉及一种与CMOS工艺兼容的硅纳米线器件的制作方法，该种制作方法在现有技术的制作工艺中，在硅纳米线上沉积覆盖了一层无定形碳层，利用无定形碳层的灰化特性和回流特性，对硅纳米线器件干法释放时进行灰化工艺，干法释放后的硅纳米线器件的硅纳米线没有侧墙，本发明的硅纳米线器件与现有硅纳米线器件制作方法得到的硅纳米线器件相比，接触面积大，受影响

CN102969222A

沉积一层无定形碳层，覆盖硅纳米绒和源/漏区

在无定形碳层上沉积第一钝化层

在源/漏区上依次形成

金属焊垫及接触孔

于法刻蚀，去除硅纳米线上方的第

一钝化层，停留在无定形碳层上

对无定形碳层进行灰化工艺，暴露出硅纳米线

101

102

103

104

105

106

CN102969222A权利要求书1/1页

2

1.一种与CMOS工艺兼容的硅纳米线器件的制作方法，包括以下步骤：

在衬底上形成硅纳米线、源/漏区，所述硅纳米线和所述源/漏区相连；

沉积无定形碳层以覆盖所述硅纳米线和源/漏区；

在无定形碳层上形成第一钝化层；

采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔；采用干法刻蚀工艺，去除硅纳米线上方的第一钝化层，停留在无定形碳层上；

采用灰化工艺，去除硅纳米线上方的无定形碳层，暴露出硅纳米线。

2.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：

所述在衬底上形成硅纳米线、源/漏区的步骤具体包括：

采用热氧化方法，在衬底上形成二氧化硅层，在二氧化硅层上沉积多晶硅层并进行轻掺杂；

对所述多晶硅层采用光刻、刻蚀工艺，形成硅纳米线和源/漏区；

采用热氧化方法，在硅纳米线和源/漏区表面上形成氧化膜。

3.根据权利要求2所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：在采用光刻、刻蚀工艺，形成硅纳米线和源/漏区的步骤后，还包括采用光刻以及离子注入工艺对源/漏区进行重掺杂。

4.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：所述采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及接触孔的步骤包括沉积第一氧化层，采用光刻、刻蚀形成通孔，在通孔内填充金属形成金属层，对金属层进行光刻、刻蚀形成金属焊垫，在金属焊垫上沉积第二氧化层及第二钝化层，采用光刻、刻蚀形成接触孔。

5.根据权利要求4所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：在采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及接触孔的步骤后，还包括采用干法刻蚀工艺，去除硅纳米线上方的第二钝化层和第二氧化层，刻蚀停止在第一钝化层上。

6.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：所述金属焊垫为铝焊垫。

7.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：所述硅纳米线和源/漏区的形成采用反应离子刻蚀。

CN102969222A说明书1/4页

3

与CMOS工艺兼容的硅纳米线器件的制作方法

技术领域

[0001]本发明涉及一种生物芯片，特别涉及一种与CMOS工艺兼容的硅纳米线器件的制作方法。

背景技术

[0002]近年来，伴随着人们对纳米技术领域的不断探索和研究，具有一维纳米结构的材