2025年西安科技大学计算机网络技术专业《计算机组成原理》科目期末试卷及答案.docxVIP

2025年西安科技大学计算机网络技术专业《计算机组成原理》科目期末试卷及答案

考试时间：______分钟总分：______分姓名：______

选择题（每题2分，共20分）

1.在浮点数表示中，若阶码部分用移码表示，尾数用补码表示，则（）

A.阶码为全0时表示最小负数

B.尾数为全0时表示数0

C.阶码为全1时表示无穷大

D.采用规格化时，尾数最高位必须为1

2.下列总线仲裁方式中，响应速度最快的是（）

A.链式查询方式

B.计数器定时查询方式

C.独立请求方式

D.分布式仲裁方式

3.某计算机字长32位，按字节编址，若地址线为24根，则存储容量为（）

A.16MB

B.32MB

C.64MB

D.128MB

4.在指令系统中，属于寻址方式的是（）

A.立即寻址

B.直接寻址

C.间接寻址

D.以上都是

5.Cache的替换算法中，LRU表示（）

A.随机替换

B.先进先出替换

C.最近最少使用替换

D.最不经常使用替换

6.中断处理过程中，中断隐指令的功能不包括（）

A.保存程序计数器PC

B.保存程序状态字PSW

C.转移中断服务程序入口地址

D.恢复现场

7.在DMA传输方式中，数据传送的控制者是（）

A.CPU

B.外设

C.DMA控制器

D.存储器

8.下列存储器中，存取速度最快的是（）

A.硬盘

B.光盘

C.Cache

D.主存

9.指令周期是指（）

A.CPU执行一条指令的时间

B.CPU取指的时间

C.CPU执行指令的时间

D.CPU中断处理的时间

10.在RISC结构中，指令的特点是（）

A.指令长度可变

B.寻址方式多

C.指令数量少

D.微程序控制

填空题（每空2分，共20分）

1.计算机系统中，CPU通过________总线向存储器发送地址信息，通过________总线读取存储器中的数据。

2.某计算机存储器按字编址，字长16位，若地址线为20根，则存储容量为________KB；若采用32位DRAM芯片进行位扩展，需要________片芯片。

3.Cache的映射方式中，直接映射的冲突概率比________映射高。

4.中断处理流程包括中断请求、中断响应、________、中断返回。

5.在浮点数表示中，阶码部分通常用________表示，以简化比较操作。

6.总线的性能指标包括带宽、________和负载能力。

7.指令的执行周期包括取指、________和执行阶段。

8.在存储器层次结构中，速度最快但容量最小的是________。

9.DMA方式的数据传送过程由________控制器控制。

10.在补码表示中，-1的补码是________。

简答题（每题6分，共24分）

1.简述RISC（精简指令集计算机）与CISC（复杂指令集计算机）的主要区别。

2.说明Cache发生“冲突失效”的原因，并举例说明如何减少冲突失效。

3.解释指令周期、机器周期和时钟周期的关系。

4.什么是中断隐指令？它在中断处理中的作用是什么？

计算题（每题6分，共18分）

1.已知X=-0.1011，Y=+0.1101，用补码加减法计算[X+Y]补和[X-Y]补（要求写出运算过程，并判断是否溢出）。

2.某浮点数格式：阶码5位（移码表示，含1位符号位），尾数11位（补码表示，含1位符号位），基准值为2。若阶码为10010，尾数为0.1101000000，求该浮点数的十进制真值。

3.某RAM芯片容量为16K×8位，地址线18根，数据线8根，若扩展为64K×16位，需多少片芯片？如何连接？

设计题（18分）

设计一个基于单总线的CPU数据通路，要求包含以下部件：ALU、通用寄存器组（R0-R3，4个8位寄存器）、PC（程序计数器）、IR（指令寄存器）、MAR（存储器地址寄存器）、MDR（存储器数据寄存器）。

（1）描述数据通路的主要连接关系；

（2）写出“ADDR1,R2”（R1←R1+R2）指令的取