2026年科大讯飞硬件工程师笔试技术试题及参考答案.docxVIP

2026年科大讯飞硬件工程师笔试技术试题及参考答案

一、数字电路与逻辑设计（共30分）

1.选择题（每题2分，共10分）

（1）在同步数字系统中，某触发器的建立时间（SetupTime）为2ns，保持时间（HoldTime）为1ns，时钟周期为10ns，时钟偏移（ClockSkew）为+1ns（源端到接收端时钟延迟增加）。若数据路径延迟为6ns（从驱动寄存器输出到接收寄存器输入），则系统是否满足时序要求？

A.满足建立时间，不满足保持时间

B.不满足建立时间，满足保持时间

C.都满足

D.都不满足

（2）以下哪种逻辑门组合可以实现任意组合逻辑函数？

A.与非门

B.或门+非门

C.异或门

D.与门+或门

（3）某32位计数器采用同步清零方式，当计数值达到0xFFFF_FFFE时，下一个时钟沿到来后计数值变为？

A.0xFFFF_FFFF

B.0x0000_0000

C.0xFFFF_FFF0

D.0xFFFF_FFFD

（4）在Verilog中，以下代码描述的电路功能是？

```verilog

moduleexample(inputclk,rst_n,input[3:0]a,outputreg[3:0]q);

always@(posedgeclk