基于FPLDPC编译码器设计说明.pdf

基于FPGA的LDPC编译说明文档

该FPGA设计实现的是一个LDPC码编译,采用的是并行输入与并行

输出。设计主要分为两个模块:1.LDPC码编;2.LDPC码译。实现的

功能:并行输入4位信息序列,经过编后获得12位编码后序列,然后经过

译译码还原出原始的4位信息序列。LDPC编译设计功能框图如图1

所示。

编码

文档评论(0)

1亿VIP精品文档

相关文档