集成电路TSV三维封装可靠性试验方法标准立项修订与发展报告.docx

*

《集成电路TSV三维封装可靠性试验方法》标准立项与发展研究报告

EnglishTitle:ResearchReportontheStandardizationDevelopmentandProjectInitiationofReliabilityTestMethodsfor3DPackagingwithThrough-SiliconVia(TSV)inIntegratedCircuits

摘要

随着半导体工艺节点进入深亚微米及以下领域，传统二维平面集成电路在性能提升、功耗降低和功能集成方面面临物理极限与量子效应的严峻挑战。三维集成电路（3D