选择题
1.【单选题】Verilog中,以下哪种情况可以体现程序的并发特性?
A.同一个always块内的多条语句顺序执行
B.不同的always块之间并行执行
C.一个initial块内的语句依次执行
D.一个模块内的所有语句按照书写顺序执行
答案:B
难易程度:易
知识点:Verilog的并发描述
答案解析:Verilog的并发特性体现在不同的并发代码结构之间,像always块与always块之间、always块与initial块或assign语句之间等是并行执行的。选项A中同一个always块内的语句是顺序执行;选项C中一个ini
您可能关注的文档
- FPGA设计与应用案例教程 习题及答案 第1章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第2章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第3章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第4章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第5章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第6章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案汇总 第1--6章 .docx
- FPGA设计与应用案例教程 自测试题及答案汇总 项目1--12 芯片基础--- 状态机 .docx
- FPGA设计与应用案例教程 自测试题及答案 项目 10 组合逻辑设计 .docx
- FPGA设计与应用案例教程 自测试题及答案 项目 11 时序逻辑设计 .docx
原创力文档

文档评论(0)