1.【单选题】在VerilogHDL中,程序代码文件的文件名和代码模块的模块名应()。
A.随意命名
B.文件名必须比模块名长
C.保持一致
D.文件名必须比模块名短
答案:C
难易程度:易
知识点:命名的一致性
答案解析:使用VerilogHDL设计程序时,编译工具会要求程序代码文件的文件名和代码模块的模块名一致。当程序中有多个模块时,必须与顶层模块名一致,所以选C。
2.【单选题】以下哪种信号命名方式符合VerilogHDL命名规范?()
A.5clk
B.sys_din
C.@rst
D.clk#
答案:B
难易程度:易
知识点:命名的可识别性
您可能关注的文档
- FPGA设计与应用案例教程 习题及答案 第1章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第2章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第3章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第4章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第5章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案 第6章习题参考答案.docx
- FPGA设计与应用案例教程 习题及答案汇总 第1--6章 .docx
- FPGA设计与应用案例教程 自测试题及答案汇总 项目1--12 芯片基础--- 状态机 .docx
- FPGA设计与应用案例教程 自测试题及答案 项目 10 组合逻辑设计 .docx
- FPGA设计与应用案例教程 自测试题及答案 项目 11 时序逻辑设计 .docx
原创力文档

文档评论(0)