FPGA设计与应用案例教程 课件 3.4 赋值语句.pptx

第3章硬件描述语言VerilogHDL

赋值语句04Part

4赋值语句VerilogHDL的赋值语句由赋值对象、赋值符号和表达式三部分组成，格式如下：

赋值对象赋值符号表达式;

赋值语句从右往左执行，以分号结束，将表达式的值通过赋值运算送给赋值对象。赋值对象是已经声明过的线网型或寄存器型的变量或变量组合。

VerilogHDL赋值分为连续赋值和过程赋值两种类型，可以使用“=”或“=”两种赋值符号，符号的右边可以是任何可求值的表达式。

4赋值语句4.1连续赋值语句连续赋值语句用来驱动net类型的变量，比如wire型。在VerilogHDL中，连续赋值语句使用关键字