数字电路与逻辑设计微课版（第6章 时序逻辑电路）教案.pdfVIP

第6章时序逻辑电路

本章的主要知识点时序逻辑电路的基本知识、时序逻辑电路的分析和设计、关于自启动

的修正问题、常用的规模时序电路。

1.参考学时

1（）学时（总学时32学时，课时为48课时可分配12学时）。

2.教学目标能（力要求）

•掌握同步时序逻辑电路的分析和设计方法；

•掌握电路挂起的修正方法；

•掌握常用的规模时序逻辑电路（计数器、寄存器）的外部特性及使用方法；

•掌握脉冲异步时序逻辑电路的分析和设计方法：

•掌握规模时序逻辑电路的分析和设计方法。

3.教学重点

•同步时序逻辑电路的设计：包括设计的原始状态图、状态表、状态化简、状态编码、

确定激励函数和输出函数等；

•同步时序逻辑电路为自启动的分析；能根据设计好的电路分析电路是否存在自启动的

问题，并学会修正它。

•脉冲异步时序逻辑电路的分析和设计方法：了解和同步时序逻辑电路的分析和设计方

法的差异性，并熟练掌握冰冲异步时序逻辑电路的分析和设计方法