半导体前端设计工程师笔试真题.docxVIP

半导体前端设计工程师笔试真题

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确选项，请将正确选项的首字母填入括号内。每题2分，共30分）

1.下列哪个逻辑门是其他逻辑门的基础，且具有反相作用？

A.与门(AND)

B.或门(OR)

C.非门(NOT)

D.异或门(XOR)

2.在Verilog/VHDL中，用于描述组合逻辑功能的关键词是？

A.`always@(posedgeclk)`

B.`always`

C.`assign`

D.`initial`

3.一个4位二进制加法器（不考虑进位输入）能够实现的最小数值范围是？

A.0到15

B.1到16

C.0到16

D.1到15

4.时序逻辑电路与组合逻辑电路的根本区别在于？

A.使用的门电路不同

B.具有记忆能力

C.输出仅取决于当前输入

D.功耗更低

5.在同步数字设计中，时钟信号的主要作用是？

A.提供电源

B.控制电路状态转换的时间基准

C.传输数据

D.产生复位信号

6.RISC（精简指令集计算机）架构的特点通常不