FPGA开发实用教程-基于Xilinx和Verilog-第4讲-分频器实验.pptx

FPGA开发实用教程——基于Xilinx和VerilogPracticalTutorialforFPGADevelopment——BasedonXilinxandVerilog第4讲分频器实验1

实验原理ExperimentalPrinciples“设计一个分频器，对50MHz的系统时钟进行分频，输出一个占空比为50%、频率为1Hz的方波信号，并将该方波信号约束到FPGA高级开发系统上编号为LED0的发光二极管，达到该发光二极管500ms更改一次状态，除此之外，该分频器还可以通过编号为RESET的按键进行低电平复位。4.12

LED电路原理图分频