Vivado H工具实现浮点逻辑设计与优化.pdfVIP

应用说明：Vivado设计套件

使用VivadoHLS进行浮点设计作者：JamesHricaXAPP599(v1.0)2012年9月20

日

本应用笔记描述了VivadoTM高级综合(HLS)工具如何将C/C++设计规范转换为需要浮点

计算的设计的寄存器传输级(RTL)实现。虽然对浮点设计进行HLS的基本操作相对简单，但

还有一些更细微的方面值得详细说明。本应用笔记介绍了使用VivadoHLS工具在Xilinx

FPGA中实现浮点逻辑的基本和高级，包括设计性能、面积和验证。

引言尽管定点算术逻辑（通常实现为整数算术，可能添加一些饱和和/或舍入逻辑）通常更快且面

积效率更高，但在某些情况下，使用浮点数值格式实现数学计算是可取的。虽然定点格式可以

实现精确的结果（或在适当的空间增长下实现精确结果），但给定格式的动态范围非常有限，

通常需要深入分析以确定复杂设计中的位增长模