1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

IC设计笔试题集：Verilog关键字、同步与时序电路及逻辑综合.pdfVIP

  • 1
  • 0
  • 约1.09千字
  • 约 2页
  • 2026-05-16 发布于北京
  • 举报

IC设计笔试题集：Verilog关键字、同步与时序电路及逻辑综合.pdf

    扬智2008ICdesign

    1.列十个你最常用的Verilog的关键字或保留字，并说明哪些是可综合的。

    2.以下两段代码是否有问题？能否综合？综合是怎么样的？

    a)always@(Bordata1ordata2ordata3)

    case(B)

    2b00:A=data1;

    2b01:A=data2;

    2b10:A=data3;

    2b11:A=data4;

    endcase

    b)always@(posedgeclkornegedgerstj)

    if(~rstj)

    A=1b0;

    elsebegin

    if(counter12b00)

    A=C;

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >