EDA技术与应用课后习题及答案.docxVIP

EDA技术与应用课后习题及答案

考试时间：______分钟总分：______分姓名：______

EDA设计流程中，将HDL代码转换为门级电路的过程称为（）。

A.功能仿真

B.综合

C.布局布线

D.时序仿真

VerilogHDL中，用于描述时序逻辑的关键字是（）。

A.assign

B.always

C.module

D.input

FPGA设计流程中，在完成功能仿真后，下一步是（）。

A.设计输入

B.综合

C.时序仿真

D.配置下载

Verilog中，表示1位线网的数据类型是（）。

A.reg

B.wire

C.integer

D.parameter

EDA技术中，“自顶向下”设计方法的核心优点是（）。

A.降低设计复杂度

B.减少硬件资源

C.提高仿真速度

D.简化综合过程

在Verilog中，阻塞赋值符是（）。

A.=

B.=

C.==

D.:=

FPGA/CPLD设计流程中，布局布线的输入是（）。

A.原理图文件

B.门级网表

C.测试激励

D.约束文件

Verilog中，用于声明模块的关键字是（）。

A.function

B.m