芯愿景IC版图提图完整流程及标准操作方法（ChipLogic_Hierux全流程）.docxVIP

芯愿景IC版图提图完整流程及标准操作方法（ChipLogic/Hierux全流程）

一、概述

1.1软件介绍

芯愿景提图依托自研逆向EDA工具套件：ChipLogic（底层版图提取）+Hierux（电路层次化整理）+BoolSmart（逻辑化简），是国内IC芯片逆向分析、版图反向提图、网表还原、原理图重构主流平台。

提图核心目的：对芯片去封、分层显微拍照后，逐层还原MOS管、电阻、电容、金属连线、通孔，输出完整版图、电路网表、平面原理图，最终分层级整理出可读电路逻辑，还原芯片原始设计架构。

1.2适用场景

数字芯片：逻辑门、触发器、寄存器、MCU数字模块提图

模拟芯片：运放、基准源、LDO、功率器件晶体管提图

数模混合芯片：区分模拟/数字区域，分区差异化提图

1.3前置基础知识

芯片基础分层：衬底、有源区、多晶硅、N/P注入、金属1、通孔V1、金属2、顶层金属

器件识别：NMOS/PMOS外形差异、有源区尺寸、多晶硅栅极位置、阱区区分

快捷键基础：芯愿景软件默认图层快捷键（后文统一汇总）

二、提图全流程总览（七大阶段，标准流水线）

芯片物理拆解→多层图像校准对齐→工程文件新建与图层配置→器件提取（描管）→通孔+金属连线绘制→端口定义与电路连通→ERC电气规则检查→网表导出+层次化原理图整理→仿真对接

三、分步详细操作流程

阶段1：芯片前期制备与图像采集（离线前置工序）