人工智能芯片设计与制造手册（执行版）.docxVIP

芯片设计与制造手册（执行版）

第一章芯片架构演进与高性能计算体系

第一节摩尔定律放缓下的异构计算新范式

摩尔定律的放缓迫使芯片设计从“通用计算”向“垂直计算”转型，异构计算成为主流架构。传统CPU与GPU混合使用面临通信开销大、资源利用率低的问题，而异构计算通过利用不同硬件单元的特性，将计算密集型任务分配给高性能核心，将数据密集型任务分配给存储密集型核心，从而显著提升能效比。在芯片设计中，TensorCore作为NVIDIA等厂商的专用单元，通过硬件预置算子库，将矩阵乘法从软件指令集转化为硬件原生指令，使得单张GPU的FP16/INT8算力可轻松突破200TFLOPS，远超通用CPU。

异构计算架构通常采用“多核”与“多卡”协同模式，例如在数据中心集群中，多个GPU通过NVLink高速互联，形成片上网络（Intra-chipNetwork），实现GPU间的高带宽数据交换，消除传统互联的瓶颈。针对稀疏矩阵运算，异构计算引入了稀疏感知调度器，该模块能在运行时动态分析矩阵结构，仅激活稀疏部分，避免对密集填充区域进行冗余计算，从而大幅降低内存访问延迟。在训练数据预处理阶段，异构计算支持多卡并行加载，利用多GPU同时读取不同数据块，结合分布式训练框架，将单卡训练时间从小时级缩短至分钟级。

异构计算架构还具备热插拔能力，允