面向侧信道攻击的抗功耗泄漏掩码实现与随机化防护设计.docxVIP

PAGE2

面向侧信道攻击的抗功耗泄漏掩码实现与随机化防护设计

摘要

随着物联网与边缘计算的普及，密码设备面临的侧信道攻击威胁日益严峻，尤其是功耗分析攻击可直接窃取密钥。现有防护方案多存在高阶泄漏漏洞或性能开销过大等痛点。本课题以抗功耗泄漏为核心目标，深入探究高阶掩码理论，设计并实现了一种融合高阶掩码与随机时序插入的协同防护系统。

全文遵循工程递进思路展开。首先，通过需求分析明确系统需抵御二阶功耗攻击并控制性能折损；其次，在总体设计阶段构建软硬件协同的分层防护架构；接着，详细设计阶段重点阐述了高阶掩码算法的刷新机制与随机时序插入的动态控制逻辑；最终，在FPGA平台完成系统实现，并利用ChipWhisperer侧信道分析平台进行严格测试。

本设计的核心创新点在于提出了“掩码-时序”双重随机化协同防护策略，通过动态自适应的时序插入机制，在保证二阶掩码安全性的同时，有效弥补了纯掩码方案在组合泄漏处的脆弱性，实现了安全性与性能的较好平衡。

第一章绪论

1.1研究背景

在当今数字化时代，密码算法作为信息安全的核心基石，其数学层面的安全性已通过严格证明。然而，密码算法最终需在物理设备上运行，这为攻击者提供了绕过数学理论的全新路径。攻击者可通过监测设备运行时的物理特征，如功耗、电磁辐射或时间延迟，来推断内部敏感数据。这种攻击方式被称为侧信道攻击，其对密码系统的现实威胁已远超传统理论攻击