面向混合信号SoC的模拟IP可测试性设计与内建自测试(BIST)控制器实现.docxVIP

PAGE2

面向混合信号SoC的模拟IP可测试性设计与内建自测试(BIST)控制器实现

摘要

随着混合信号SoC集成度的不断提升，模拟IP的测试成本与测试时间已成为制约芯片量产的瓶颈。传统依赖外部自动测试设备（ATE）的方案面临测试精度低、设备昂贵及引脚访问受限等痛点。本课题旨在设计一种面向混合信号SoC的模拟IP内建自测试（BIST）控制器，实现对ADC/DAC静态与动态参数的片上自动化测量。

本文遵循“需求分析→总体设计→详细设计→实现→测试”的工程递进思路展开研究。首先，分析混合信号测试需求，明确BIST控制器的设计指标；其次，提出基于数字信号发生器与响应分析电路的总体架构，完成模块划分与数据存储设计；接着，详细设计斜坡波/正弦波发生器及基于直方图与FFT的响应分析电路，并定义内部与外部接口；然后，基于VerilogHDL完成代码实现，解决面积开销与测试精度平衡等难点；最后，通过FPGA平台与仿真工具对系统进行功能与性能验证。

本设计的核心创新点在于采用复用ROM资源的可重构信号发生器架构，以及基于滑动窗口的快速FFT算法，有效降低了BIST模块的面积开销，同时保证了动态参数的测试精度。测试结果表明，该控制器能准确测量DNL、INL、SNR等关键参数，面积开销低于模拟IP总规模的5%。

第一章绪论

1.1研究背景

在现代集成电路制造工艺中，混合信号SoC将大规模的