8-4 时序电路的设计 同步设计 .pptVIP

8.6迭代与时序电路PICICOPOCLK寄存器CLOCKPIjPOj串行比较器（P547）、串行加法器（P548）空间与时间的折衷同步设计中的其他问题8.7同步系统结构和设计方法8.8同步设计中的障碍竞争和冒险可以不考虑（P548）时钟偏移（P553）选通时钟：设计合理的时钟使能端（P557）异步输入：利用好的同步器协调异步输入同步系统?分解?模块结构数据单元+控制单元dataunitcontrolunit寄存器、计数器、存储器产生控制信号（状态机）（P558图8-94、P561图8-96、P565）同步系统结构命令控制控制控制数据输入数据输出输入输出数据单元dataunit控制单元controlunit（状态机）时钟条件命令控制控制控制数据输入数据输出输入输出数据单元控制单元（状态机）时钟条件时钟控制单元状态数据单元输出有效数据单元控制输入有效数据单元条件有效控制单元激励输入数据单元结果输入时钟偏移同一个时钟信号在不同的时刻到达不同的器件一个时钟信号的扇出系数不足以驱动所有输入端，有必要提供多个完全相同的时钟（P554图8-86）使多个时钟信号的输出负载