TLC NAND闪存编程干扰抑制与读重试电压优化算法设计.docxVIP

PAGE2

TLCNAND闪存编程干扰抑制与读重试电压优化算法设计

摘要

随着三维NAND闪存堆叠层数不断增加，TLC（Triple-LevelCell）存储单元面临日益严重的编程干扰和读错误问题。

在原始误码率（RAWBER）高达5×10?

本文针对上述痛点，设计了一种融合邻居单元编程顺序优化与LLR（Log-LikelihoodRatio）软判决生成的读重试电压优化算法。

全文遵循“需求分析—总体设计—详细设计—实现—测试”的工程递进思路。

第一章分析TLC闪存编程干扰的物理机制与现有读重试方案的不足；第二章阐述NAND闪存阈值电压分布建模、LDPC软判决译码等关键技术；第三章从纠错能力、延迟和硬件开销三个维度建立量化需求指标；

第四章给出系统总体架构，包括编程顺序调度器、读重试电压搜索模块和LLR生成器的模块划分；第五章详细设计邻居单元编程顺序优化算法与基于多参考电压的LLR软判决生成方法；

第六章基于FPGA验证平台实现原型并展示关键模块的运行效果；第七章通过功能测试和性能测试表明，在RAWBER为5×

本文的核心创新点在于将编程干扰的物理先验信息融入读重试电压选择，并设计了一种类阶梯式LLR映射表，有效降低了软判决计算复杂度。

第一章绪论

1.1研究背景

TLCNAND闪存通过在单个存储单元中存储3比特数据，极大提升了存储密度，已成为消费级固态硬盘（